5분 안에 어떤 주제라도 학습하세요: 최고의 용어집

관심 있는 주제를 검색하세요

광 통신에서 FEC(Forward Error Correction, 전방 오류 정정)란 무엇인가?

순방향 오류 정정(FEC) 현대 광통신 시스템에서 기초적인 기술로, 특히 장거리 고속 데이터 전송에 매우 중요합니다. 재전송 없이 수신기가 비트 오류를 탐지하고 정정할 수 있도록 하여 데이터 무결성을 향상시킵니다. 이 기능은 광 네트워크의 신뢰성, 효율성 및 성능을 개선합니다.

본 기사에서는 FEC가 무엇인지, 작동 원리, 사용되는 코드 유형, 광 트랜스시버, 일반적인 이더넷 표준 및 실용적인 배포 고려 사항을 살펴보겠습니다.

📘 순방향 오류 정정(FEC)이란?

순방향 오류 정정(FEC)은 데이터 스트림에 중복 비트를 추가하는 디지털 신호 처리 기술로, 수신기가 전송 오류를 사전에 식별하고 정정할 수 있도록 합니다.

고속 광 네트워크(예: 25G, 100G, 200G, 400G)에서 FEC는 다음을 위해 필수적입니다:

현장 고장률 비트 오류율(BER)
지원 더 긴 전송 거리
보장 신호 무결성 잡음이 많거나 손실이 큰 환경에서
유지 How to reduce link flapping, packet loss, and CRC/FCS errors 다중 벤더 환경 간

⚙️ FEC는 어떻게 작동하나요?

FEC는 잘 정의된 수학적 규칙에 따라 송신 데이터에 추가 비트를 인코딩합니다. 수신기는 이러한 비트를 사용하여 분산, 잡음 또는 크로스토크와 같은 왜곡으로 인해 발생한 제한된 수의 오류를 탐지하고 정정합니다.

일반적인 FEC 코드 유형:

리드-솔로몬(RS) 코드
이더넷 및 광 트랜스시버에서 널리 사용되는 블록 기반 코드입니다. RS(528,514) 및 RS(544,514) 구성은 여러 심볼 오류를 정정할 수 있으며 버스트 오류 정정에 적합합니다.
BCH(Bose–Chaudhuri–Hocquenghem) 코드
낮은 지연 시간을 제공하면서 높은 오류 정정 능력을 갖춘 이진 코드로, 하드웨어 제약 조건이 있는 시스템에서 때때로 사용됩니다. 현대 PAM4 시스템에서의 사용은 제한적입니다.
LDPC(Low-Density Parity-Check) 코드
샤논 한계에 근접한 성능으로 알려져 있으며, 400G/800G 이더넷 및 코히런트 시스템에 채택됩니다. 높은 심볼 오류율에 대해 우수한 정정 성능을 제공하지만, 더 복잡한 디코더가 필요하며 지연 시간이 더 큽니다.

🔍 예시:
100G 이더넷 시스템에서 100GBASE-LR4, RS-FEC(일반적으로 RS(528,514))는 장거리 광섬유 링크에서 발생하는 광학적 손실을 보상하기 위해 사용됩니다. 이는 원시 전-FEC 비트 오류율(BER)이 10⁻³ 수준일지라도, 후-FEC BER 목표치인 10⁻¹² 또는 그 이상을 달성할 수 있도록 보장합니다.

🧩 광학 트랜스리버에서 FEC가 중요한 이유

FEC는 광 모듈, 특히 25Gbps 이상의 속도에서 매우 중요합니다. 이는 다음을 가능하게 합니다:

✅ 더 긴 광섬유 구간에 대한 신뢰성 있는 작동
✅ 낮은 등급의 광학 부품과의 호환성
✅ 서로 다른 벤더에서 제조된 장비 간의 원활한 상호 운용성
✅ 특히 PAM4 변조 시스템에서 엄격한 BER 목표치 달성

FEC는 디지털 보정을 통해 물리적 제약을 보상함으로써 비용 효율적인 광학 부품의 사용을 가능하게 합니다. 그러나, FEC 지연 시간 및 사용되는 FEC 유형은 시스템 요구 사항 및 지원되는 표준과 일치해야 합니다.

📏 이더넷에서 일반적인 FEC 표준

표준	FEC 유형	적용 분야
IEEE 802.3bj	RS(528,514)	100GBASE-CR4, 100GBASE-KR4(NRZ)
IEEE 802.3by	RS(528,514)	25GBASE-CR-S(NRZ)
IEEE 802.3cd	KP4-FEC(RS(544,514))	50G, 100G, 200G(PAM4)
100G 람다 MSA	RS(544,514)	PAM4 기반 100G 단일 레인 광학 모듈

🔎 참고: RS(544,514)는 KP4-FEC라고도 하며, 심볼 오류율이 본질적으로 높은 PAM4 기반 시스템에 필수적으로 요구되는 강력한 변종입니다. 이러한 링크에서 FEC를 비활성화하는 것은 일반적으로 표준에 의해 허용되지 않습니다.

⚠️ FEC 배포 시 고려 사항

FEC는 광학 링크의 양 끝단에서 모두 활성화되어야 합니다. 설정 불일치(예: 한쪽 끝단은 FEC 활성화, 다른 쪽은 비활성화)는 링크 설정 실패 또는 높은 BER을 초래할 수 있습니다.
PAM4 시스템, 예를 들어 100G DR, 200G FR4 또는 400G DR4는, 최소 BER 목표치를 달성하기 위해 FEC를 요구합니다. 이는 밀집된 변조 방식 때문입니다.
FEC는 지연 시간을 추가합니다. (예: KP4-FEC의 경우 약 100ns–200ns). 이는 지연 민감 응용 분야에서 상당한 영향을 미칠 수 있습니다.
후-FEC BER 대 전-FEC BER: 대부분의 시스템 사양은 후-FEC BER을 기준으로 합니다. 이 차이를 이해하는 것은 시스템 성능 평가 시 매우 중요합니다.

🔌 LINK-PP 광학 모듈의 FEC 지원

At LINK-PP, 당사의 많은 트랜스리버는 IEEE 및 MSA 표준 전반에 걸쳐 완전한 FEC 호환성을 위해 설계되었습니다:

제품 예시	지원되는 FEC	사용 사례
25G SFP28 SR	RS(528,514)	단거리 데이터센터 링크
100G QSFP28 CWDM4	RS(528,514) / 선택 사양 KP4	2km PAM4
400G OSFP DR4	KP4-FEC(RS(544,514))	500m~2km PAM4 링크

모든 모듈은 상호 운용성, FEC 내성 및 물리적·전기적 인터페이스 사양 준수 여부를 테스트합니다.

❓ 자주 묻는 질문

Q1: FEC는 트랜시버에서 처리되나요, 아니면 호스트에서 처리되나요?
A: FEC는 일반적으로 호스트 장치(예: 스위치 MAC/PHY)에서 구현됩니다. 대부분의 광 모듈에는 FEC 로직이 포함되어 있지 않지만, FEC가 활성화된 신호와 호환되도록 설계되었습니다.

Q2: 네트워크에서 FEC를 비활성화할 수 있나요?
A: 상황에 따라 다릅니다. NRZ 링크(예:, 10G SFP+)에서는 FEC가 선택 사항일 수 있습니다. 그러나 PAM4 기반 시스템에서는 표준상 FEC가 필수적이며, 이를 비활성화하면 링크가 작동하지 않을 수 있습니다.