{"id":4018,"date":"2025-07-25T00:00:00","date_gmt":"2025-07-25T00:00:00","guid":{"rendered":"https:\/\/lp.szlogic.cn\/glossary\/what-is-phy-physical-layer-basics-explained\/"},"modified":"2026-06-22T08:47:44","modified_gmt":"2026-06-22T08:47:44","slug":"what-is-phy-physical-layer-basics-explained","status":"publish","type":"post","link":"https:\/\/resourceslp.szlogic.cn\/pt\/glossary\/what-is-phy-physical-layer-basics-explained","title":{"rendered":"O Que \u00c9 um PHY Ethernet? Compreendendo o Transceptor da Camada F\u00edsica Ethernet"},"content":{"rendered":"<figure class=\"wp-block-image aligncenter size-large\"><img fetchpriority=\"high\" decoding=\"async\" width=\"1200\" height=\"712\" src=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/41b851da358b4a47836fa4c46715bdd1.jpg\" alt=\"What is PHY\" class=\"wp-image-4015\" srcset=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/41b851da358b4a47836fa4c46715bdd1.jpg 1200w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/41b851da358b4a47836fa4c46715bdd1-300x178.jpg 300w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/41b851da358b4a47836fa4c46715bdd1-1024x608.jpg 1024w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/41b851da358b4a47836fa4c46715bdd1-768x456.jpg 768w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/41b851da358b4a47836fa4c46715bdd1-18x12.jpg 18w\" sizes=\"(max-width: 1200px) 100vw, 1200px\" \/><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">PHY significa \u201cCamada F\u00edsica\u201d, que constitui a primeira e mais baixa camada do modelo OSI. A camada f\u00edsica trata da transmiss\u00e3o e recep\u00e7\u00e3o reais de bits brutos de dados por meios como cabos, fibras \u00f3pticas ou sinais sem fio. O PHY converte dados digitais em sinais el\u00e9tricos, \u00f3pticos ou de r\u00e1dio, tornando poss\u00edvel a conectividade b\u00e1sica entre dispositivos. Como o PHY afeta diretamente a qualidade do sinal e o desempenho da rede, compreend\u00ea-lo \u00e9 essencial para qualquer pessoa interessada em tecnologias de rede e comunica\u00e7\u00e3o. <\/p>\n\n\n\n<p class=\"wp-block-paragraph\">No projeto de hardware de rede, o <strong>PHY Ethernet<\/strong> (Transceptor da Camada F\u00edsica) \u00e9 um componente cr\u00edtico que atua como ponte entre o mundo digital dos controladores MAC e os cabos f\u00edsicos ou fibras utilizados para a transmiss\u00e3o de dados. Este artigo explica o que \u00e9 um PHY Ethernet, descreve suas principais fun\u00e7\u00f5es, explora como ele se interconecta com os componentes magn\u00e9ticos e destaca como <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-17492-integrated-rj45-connector.htm\">conectores RJ45 LINK\u2011PP<\/a> suportam uma integra\u00e7\u00e3o ideal do PHY.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >O Que \u00c9 um PHY Ethernet?<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">A <strong>Instabilidade do PHY<\/strong> implementa a <strong>camada f\u00edsica do modelo OSI<\/strong>, convertendo quadros digitais em sinais anal\u00f3gicos que viajam por pares tran\u00e7ados ou meios \u00f3pticos, e vice-versa. Normalmente inclui tanto a <strong>Subcamada F\u00edsica de Codifica\u00e7\u00e3o (PCS)<\/strong> e o <strong>Dependente do Meio F\u00edsico (PMD)<\/strong> interface para meios el\u00e9tricos ou \u00f3pticos.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Na extremidade digital, o PHY conecta-se ao <strong>MAC<\/strong> (Controle de Acesso ao Meio) por meio de interfaces padr\u00e3o, tais como <strong>MII, RMII, RGMII ou SGMII<\/strong>.<\/p>\n\n\n\n<figure class=\"wp-block-image aligncenter size-large\"><img decoding=\"async\" width=\"1200\" height=\"448\" src=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/3936538278a941a4a15737a90af3a5c1.jpg\" alt=\"Ethernet PHY\" class=\"wp-image-4016\" srcset=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/3936538278a941a4a15737a90af3a5c1.jpg 1200w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/3936538278a941a4a15737a90af3a5c1-300x112.jpg 300w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/3936538278a941a4a15737a90af3a5c1-1024x382.jpg 1024w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/3936538278a941a4a15737a90af3a5c1-768x287.jpg 768w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/3936538278a941a4a15737a90af3a5c1-18x7.jpg 18w\" sizes=\"(max-width: 1200px) 100vw, 1200px\" \/><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\" >Fun\u00e7\u00f5es Principais de um PHY Ethernet<\/h2>\n\n\n\n<ol class=\"wp-block-list\" >\n<li><p><strong>Convers\u00e3o de Sinal (Digital \u2194 Anal\u00f3gico):<\/strong> Converte fluxos de bits da camada MAC em sinais el\u00e9tricos ou \u00f3pticos adequados \u00e0 transmiss\u00e3o e recupera dados digitais na recep\u00e7\u00e3o.<\/p><\/li><li><p><strong>Codifica\u00e7\u00e3o e Modula\u00e7\u00e3o:<\/strong> Trata padr\u00f5es de codifica\u00e7\u00e3o como MLT\u20113 (100BASE\u2011TX), PAM\u20115 (1000BASE\u2011T) ou PAM\u201116 (10GBASE\u2011T), conforme a gera\u00e7\u00e3o Ethernet.<\/p><\/li><li><p><strong>Recupera\u00e7\u00e3o de Rel\u00f3gio e Dados:<\/strong> Sincroniza e recupera o rel\u00f3gio a partir das transi\u00e7\u00f5es do sinal recebido.<\/p><\/li><li><p><strong>Autonegocia\u00e7\u00e3o e Detec\u00e7\u00e3o de Link:<\/strong> Negocia a velocidade de link (10\/100\/1000 Mbps ou superior) e o modo duplex, al\u00e9m de estabelecer ou monitorar o status do link.<\/p><\/li>\n<\/ol>\n\n\n\n<p class=\"wp-block-paragraph\"><strong>Modo de Sa\u00edda do Driver de Linha:<\/strong> Gerencia se o PHY utiliza <strong>modo de corrente<\/strong> (sa\u00edda diferencial por fonte de corrente) ou <strong>modo de tens\u00e3o<\/strong> (sa\u00edda por varia\u00e7\u00e3o de tens\u00e3o), influenciando sua compatibilidade com transformadores e desempenho em RF.<\/p>\n\n\n\n<blockquote class=\"wp-block-quote is-layout-flow wp-block-quote-is-layout-flow\"><p><strong>Observa\u00e7\u00e3o:<\/strong> PAM-16 \u00e9 o esquema de modula\u00e7\u00e3o utilizado na norma IEEE 802.3an para Ethernet 10GBASE-T. Exige mecanismos complexos de <strong>Corre\u00e7\u00e3o de Erro por Redund\u00e2ncia<\/strong> (FEC, do ingl\u00eas Forward Error Correction) para garantir a integridade do sinal em cabos de par tran\u00e7ado.<\/p><\/blockquote>\n\n\n\n<h2 class=\"wp-block-heading\" >PHY em Modo de Corrente vs. PHY em Modo de Tens\u00e3o<\/h2>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p><strong>PHY em Modo de Tens\u00e3o:<\/strong> Gera oscila\u00e7\u00f5es fixas de tens\u00e3o (por exemplo, \u00b13,3 V). Comum em PHYs legados de 10\/100 Mbps, mas menos robusto quanto \u00e0 compatibilidade eletromagn\u00e9tica (EMC) e integridade de sinal em aplica\u00e7\u00f5es modernas de alta velocidade.<\/p><\/li><li><p><strong>PHY em Modo de Corrente:<\/strong> Emite correntes diferenciais constantes (normalmente \u00b18 mA), que geram oscila\u00e7\u00f5es de tens\u00e3o nos enrolamentos do transformador ou em resistores de carga. Trata-se do padr\u00e3o industrial para velocidades de <strong>1000BASE\u2011T e superiores<\/strong> porque garante sinaliza\u00e7\u00e3o diferencial est\u00e1vel, redu\u00e7\u00e3o de EMI e compatibilidade com projetos baseados em componentes magn\u00e9ticos.<\/p><\/li>\n<\/ul>\n\n\n\n<figure class=\"wp-block-image aligncenter size-large\"><img decoding=\"async\" width=\"1200\" height=\"712\" src=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/a3f4d0caeeca4ba2bb7ad94315e23ba5.jpg\" alt=\"Current\u2011Mode vs Voltage\u2011Mode PHY\" class=\"wp-image-4017\" srcset=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/a3f4d0caeeca4ba2bb7ad94315e23ba5.jpg 1200w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/a3f4d0caeeca4ba2bb7ad94315e23ba5-300x178.jpg 300w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/a3f4d0caeeca4ba2bb7ad94315e23ba5-1024x608.jpg 1024w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/a3f4d0caeeca4ba2bb7ad94315e23ba5-768x456.jpg 768w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/a3f4d0caeeca4ba2bb7ad94315e23ba5-18x12.jpg 18w\" sizes=\"(max-width: 1200px) 100vw, 1200px\" \/><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\" >Como o PHY Ethernet Interage com Componentes Magn\u00e9ticos e com o Conector RJ45?<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">As sa\u00eddas do PHY Ethernet devem ser acopladas por meio de <strong>magn\u00e9ticos<\/strong> (transformador e supressor de modo comum) para conex\u00e3o com um conector RJ45. Esses componentes fornecem <strong>isolamento galv\u00e2nico<\/strong>, <strong>correspond\u00eancia de imped\u00e2ncia (normalmente 100 \u03a9 diferencial)<\/strong>, and <strong>supress\u00e3o de EMI<\/strong>.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Os <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-17492-integrated-rj45-connector.htm\"><strong>conectores magn\u00e9ticos RJ45 integrados<\/strong><\/a> (MagJacks) da LINK\u2011PP incorporam essas redes transformadoras diretamente no corpo do conector, oferecendo uma solu\u00e7\u00e3o pr\u00e9-equalizada que simplifica o layout da placa de circuito impresso (PCB) e assegura compatibilidade em n\u00edvel de PHY.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Arquitetura t\u00edpica:<\/p>\n\n\n\n<pre class=\"wp-block-code\">\n<code>MAC + SGMII\/RGMII \u2192 PHY (modo de corrente) \u2192 Magn\u00e9ticos integrados (MagJack) \u2192 RJ45 \u2192 Cabo Ethernet<\/code><\/pre>\n\n\n\n<p class=\"wp-block-paragraph\">A sele\u00e7\u00e3o de um<strong> Instabilidade do PHY<\/strong> juntamente com um <strong>MagJack LINK\u2011PP<\/strong> garante integridade de sinal ideal, desempenho EMI e conformidade com as normas IEEE 802.3. Muitos produtos LINK\u2011PP (por exemplo,. <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/products\/439792.htm\">LPJG0926HENL<\/a>, <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/products\/478631.htm\">LPJG0933HENL<\/a>) s\u00e3o projetados especificamente para PHYs Gigabit e multi-Gigabit e suportam aplica\u00e7\u00f5es PoE+ \/ 10\/100\/1000 Base-T.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >Considera\u00e7\u00f5es finais<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">An <strong>PHY Ethernet<\/strong> \u00e9 um m\u00f3dulo transceptor sofisticado que permite transmiss\u00e3o confi\u00e1vel e compat\u00edvel com padr\u00f5es de dados atrav\u00e9s de meios f\u00edsicos. Ao compreender a diferen\u00e7a entre <strong>PHYs em modo de corrente e em modo de tens\u00e3o<\/strong>, engenheiros podem escolher <strong>conectores RJ45 magn\u00e9ticos LINK\u2011PP<\/strong> compat\u00edveis e desenvolver hardware Ethernet que se destaca tanto em desempenho quanto em conformidade com EMI.<\/p>","protected":false},"excerpt":{"rendered":"<p>Saiba o que \u00e9 um PHY Ethernet, como ele conecta a camada MAC ao meio de rede, suas fun\u00e7\u00f5es principais, os tipos de sinal e como se integra com os magn\u00e9ticos LINK\u2011PP para projetos Ethernet.<\/p>","protected":false},"author":1,"featured_media":4015,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[27],"tags":[22],"class_list":["post-4018","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-glossary","tag-integrated-rj45-connectors"],"blocksy_meta":[],"acf":[],"_links":{"self":[{"href":"https:\/\/resourceslp.szlogic.cn\/pt\/wp-json\/wp\/v2\/posts\/4018","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/resourceslp.szlogic.cn\/pt\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/resourceslp.szlogic.cn\/pt\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/pt\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/pt\/wp-json\/wp\/v2\/comments?post=4018"}],"version-history":[{"count":4,"href":"https:\/\/resourceslp.szlogic.cn\/pt\/wp-json\/wp\/v2\/posts\/4018\/revisions"}],"predecessor-version":[{"id":11300,"href":"https:\/\/resourceslp.szlogic.cn\/pt\/wp-json\/wp\/v2\/posts\/4018\/revisions\/11300"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/pt\/wp-json\/wp\/v2\/media\/4015"}],"wp:attachment":[{"href":"https:\/\/resourceslp.szlogic.cn\/pt\/wp-json\/wp\/v2\/media?parent=4018"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/pt\/wp-json\/wp\/v2\/categories?post=4018"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/pt\/wp-json\/wp\/v2\/tags?post=4018"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}