5分で学べる！あらゆるトピックの究極用語集

関心のあるトピックを検索してください

SERDESの理解：シリアルライザ／デシリアルライザ・インタフェースの動作原理

Understanding SERDES: How Serializer/Deserializer Interfaces Work

高速通信システム——イーサネット・スイッチから光トランシーバーまで——は、ほとんどのエンジニアが毎日使用しているものの、直接目にする機会はめったにない内部技術に依存しています： SERDES, 、すなわち シリアルライザ／デシリアルライザ. 。データレートが10Gから800Gへと拡大するにつれて、SERDESは高速電気および光リンク上での信頼性の高い伝送を可能にする基盤的な構成要素となっています。.

本稿では、IEEE 802.3規格や現代の高速I/O設計原則などの権威ある資料に基づき、SERDESアーキテクチャ、その動作原理、および応用分野について、明確かつ技術的に正確な概要を提供します。 IEEE 802.3規格および現代の高速I/O設計原則。.

主なポイント

SERDES技術は、並列データを高速シリアルデータストリームに変換し、デバイス間での効率的なデータ転送を実現します。.
SERDESを用いることで、通信に必要な信号線の本数を削減でき、基板設計を簡素化し、コストを低減します。.
この技術は差動信号を用いることで信号完全性を向上させ、ノイズおよび電磁干渉を最小限に抑えます。.
この技術は、データセンター、自動車システム、高度なコンピューティングなどにおける高速アプリケーションをサポートし、ますます高まる高速データ伝送の要求を満たします。.
SERDESを理解することは、より信頼性と効率性の高いシステムを設計することを可能にし、高速環境における全体的なパフォーマンスを向上させます。.

SERDESとは何か？

A SERDES（Serializer/Deserializer：直列化／復号化回路） は、 並列データをシリアルデータに変換し、 送信後に受信側で再び 並列データに復元する 高速インタフェース回路です。.
その主な目的は、 ピン数、スキュー、信号完全性の問題を最小限に抑えながら、高帯域幅通信をサポートすることです。.

数十本のトレースを必要とし、大きなスキュー・バジェットを生じさせる広帯域並列バスの代わりに、SERDESは 1本または少数の高速差動レーン. を通じてデータを送信します。これにより基板の複雑さが低減され、はるかに高いスループットが実現されます。.

高速データ伝送においてSERDESが重要な理由

モダンなシステムは、低消費電力、低遅延、および高信号完全性を実現しつつ、大規模な帯域幅をサポートする必要があります。SERDESは、従来のパラレルインタフェースの主要な制限を解決します：

パラレルバスの制限

多数のI/Oピンを必要とする
複雑なPCBルーティング
数GHz以上の周波数で深刻なクロックスキューが発生する
高い EMI および低挿入損失と最小のチャンネルカスケードを保ち、シグナルイントリフェンスを維持します。

SERDESの利点

デバイスおよびネットワークを識別するために 差動ペアの数が少ない
短距離から長距離まで、 マルチギガビット 伝送
PCB、バックプレーン、および光ファイバー上でより長い伝送距離を可能にする
高度なイコライゼーションおよびCDR（クロック・データ・リカバリー）を統合
システム全体の消費電力およびコストを削減

そのため、SERDESはEthernetなどのほぼすべての高速規格で採用されています。, PCIe, 、CPRI/eCPRI、JESD204C、および以下の光学モジュールなど、 SFP+ および QSFP+.

SERDESの動作原理（アーキテクチャ概要）

SERDESリンクは、 送信機（TX） および 受信機（RX） およびいくつかの必須機能ブロックから構成されます。.

1 送信パス

パラレル入力 （例：8、16、32ビット）
シリアライザ
符号化 （8b/10b、64b/66b、またはPAM4変調）
プリエンファシス／イコライゼーション
高速
差動ペアを介した シリアル出力

2 受信パス

高速シリアル入力
クロック・データ・リカバリー（CDR）
イコライゼーション（CTLE／DFE／FIRフィルター）
デシリアライザ
ホストICへの パラレル出力

これらにより、 10G、25G、50G、112G PAM4, 、およびそれ以上の各種速度に対応します。.

QSFP+光トランシーバ内のSERDES

例えば LINK-PP LQ-SW40-SR4C のような40G QSFP+トランシーバは、内部でSERDES技術に大きく依存しています。.
米国国立標準技術研究所（NIST）によると、 IEEE 802.3ba 標準では、QSFP+モジュールは以下の仕様を使用します：

4 × 10.3125 Gbpsの電気SERDESレーン
以下によって定義される： XLPPI （40G Extended Four-Lane Parallel Physical Interface：40G拡張4レーン並列物理インタフェース）
以下にマッピングされる： 4本の光レーン 40GBASE-SR4向け

モジュール内におけるSERDESの役割

ホストからの 電気SERDESレーン を光変調に変換
各レーンごとのCDRを管理
温度および電圧変動にわたってリンクの安定性を確保
短距離光ファイバー接続向けにパラレル光学技術と協働

このため、SERDESの性能はモジュールの信号完全性、ジッタ耐性、および全体的なリンク品質を決定づけます。.

よくあるSERDES応用例

応用タイプ	SERDESベースの規格
データセンター向けイーサネット	10G／25G／40G／100G／400Gイーサネット
光モジュール	SFP+、QSFP+、QSFP28、QSFP-DD
バックプレーンおよびチップ間通信	PCI Express、SAS／SATA
電気通信／無線	CPRI、eCPRI、ラジオユニット
高速ADC/DAC	JESD204B／JESD204C