{"id":6574,"date":"2025-11-04T11:12:00","date_gmt":"2025-11-04T11:12:00","guid":{"rendered":"https:\/\/lp.szlogic.cn\/glossary\/tpu-tensor-processing-unit-google-ai-accelerator\/"},"modified":"2026-06-22T05:34:25","modified_gmt":"2026-06-22T05:34:25","slug":"tpu-tensor-processing-unit-google-ai-accelerator","status":"publish","type":"post","link":"https:\/\/resourceslp.szlogic.cn\/it\/glossary\/tpu-tensor-processing-unit-google-ai-accelerator","title":{"rendered":"Comprendere la TPU: all\u2019interno dell\u2019architettura della Tensor Processing Unit di Google"},"content":{"rendered":"<figure class=\"wp-block-image aligncenter size-large\"><img fetchpriority=\"high\" decoding=\"async\" width=\"1200\" height=\"712\" src=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/54d67b7b0d92483599dd22af221ec259.webp\" alt=\"What Is TPU?\" class=\"wp-image-6570\" srcset=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/54d67b7b0d92483599dd22af221ec259.webp 1200w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/54d67b7b0d92483599dd22af221ec259-300x178.webp 300w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/54d67b7b0d92483599dd22af221ec259-1024x608.webp 1024w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/54d67b7b0d92483599dd22af221ec259-768x456.webp 768w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/54d67b7b0d92483599dd22af221ec259-18x12.webp 18w\" sizes=\"(max-width: 1200px) 100vw, 1200px\" \/><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\" >\u2699\ufe0f Cos\u2019\u00e8 una TPU (Tensor Processing Unit)?<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">A <strong>Tensor Processing Unit (TPU)<\/strong> \u00e8 un acceleratore per l\u2019intelligenza artificiale progettato su misura da Google per velocizzare i carichi di lavoro di machine learning, in particolare le operazioni di deep learning basate su grandi calcoli tensoriali e matriciali. A differenza delle CPU o delle GPU, le TPU sono specializzate <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/glossary\/what-is-application-specific-integrated-circuit-asic\/\">ASICs<\/a> progettate per l\u2019addestramento e l\u2019inferenza di reti neurali ad alte prestazioni e alta efficienza su larga scala.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >\u2699\ufe0f Perch\u00e9 Google ha sviluppato la TPU<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\" >Ottimizzata per il deep learning<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Le reti neurali richiedono massicce operazioni matematiche parallele, principalmente operazioni di moltiplicazione e accumulo matriciale. <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/glossary\/what-is-cpu-central-processing-unit\/\"><strong>CPU<\/strong><\/a> faticano a gestire questi carichi di lavoro, mentre <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/glossary\/what-is-a-gpu-graphics-processing-units\/\"><strong>GPU<\/strong><\/a>, sebbene potenti, sono acceleratori generici.<br\/><strong>Le TPU <\/strong>sono state create per:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Offrire prestazioni estremamente elevate per watt<\/p><\/li><li><p>Massimizzare il throughput delle moltiplicazioni matriciali<\/p><\/li><li><p>Supportare modelli di intelligenza artificiale su larga scala in modo economicamente sostenibile<\/p><\/li><li><p>Soddisfare la crescente domanda interna di Google in ambiti quali Ricerca, Traduttore, YouTube, Maps e modelli di intelligenza artificiale<\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >Progettazione orientata all\u2019intelligenza artificiale<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Fin dall\u2019inizio, l\u2019architettura della <strong>TPU<\/strong> si \u00e8 concentrata su:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Co-progettazione hardware-software con TensorFlow<\/p><\/li><li><p>Formatii a precisione ridotta (ad es. bfloat16, int8) per un\u2019elaborazione energeticamente efficiente<\/p><\/li><li><p>Reti scalabili per il clustering multi-chip<\/p><\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\" >\u2699\ufe0f Architettura della TPU spiegata<\/h2>\n\n\n\n<figure class=\"wp-block-image aligncenter size-large\"><img decoding=\"async\" width=\"1536\" height=\"1024\" src=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/d1ac50e745d64fcb9d389c7931db629e.png\" alt=\"TPU Architecture\" class=\"wp-image-6571\" srcset=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/d1ac50e745d64fcb9d389c7931db629e.png 1536w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/d1ac50e745d64fcb9d389c7931db629e-300x200.png 300w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/d1ac50e745d64fcb9d389c7931db629e-1024x683.png 1024w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/d1ac50e745d64fcb9d389c7931db629e-768x512.png 768w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/d1ac50e745d64fcb9d389c7931db629e-18x12.png 18w\" sizes=\"(max-width: 1536px) 100vw, 1536px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\" >Motori matriciali sistolici<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Al centro di ogni chip TPU si trova un\u2019unit\u00e0 di <strong>moltiplicazione matriciale massiccia<\/strong> organizzata in un array sistolico, che consente migliaia di operazioni simultanee di moltiplicazione e accumulo.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Memoria ad alta larghezza di banda<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Le moderne TPU integrano <strong>HBM<\/strong> per fornire dati a larghezza di banda estremamente elevata, evitando colli di bottiglia legati alla memoria comuni nei sistemi basati su GPU.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Interconnessione e scalabilit\u00e0<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Le singole TPU possono essere scalate in <strong>TPU Pod<\/strong>, interconnesse tramite reti a bassa latenza e alta larghezza di banda per cluster modulari di intelligenza artificiale multi-exaflop.<br\/>Questa architettura consente l\u2019addestramento di modelli estremamente grandi e un\u2019inferenza pi\u00f9 rapida su scala iperdimensionale.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >\u2699\ufe0f Generazioni di TPU e specifiche principali<\/h2>\n\n\n\n<figure class=\"wp-block-table\">\n<table class=\"has-fixed-layout\">\n<colgroup><col style=\"width: 134px;\"\/><col style=\"width: 200px;\"\/><col style=\"width: 179px;\"\/><col style=\"min-width: 25px;\"\/><\/colgroup><tbody><tr><th colspan=\"1\" rowspan=\"1\" colwidth=\"134\"><p>Generazione<\/p><\/th><th colspan=\"1\" rowspan=\"1\" colwidth=\"200\"><p>Focus<\/p><\/th><th colspan=\"1\" rowspan=\"1\" colwidth=\"179\"><p>Memoria e calcolo<\/p><\/th><th colspan=\"1\" rowspan=\"1\"><p>Note<\/p><\/th><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"134\"><p>TPU v1<\/p><\/td><td colspan=\"1\" rowspan=\"1\" colwidth=\"200\"><p>Inferenza<\/p><\/td><td colspan=\"1\" rowspan=\"1\" colwidth=\"179\"><p>Calcolo a 8 bit<\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Primo impiego interno<\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"134\"><p>TPU v2<\/p><\/td><td colspan=\"1\" rowspan=\"1\" colwidth=\"200\"><p>Addestramento e inferenza<\/p><\/td><td colspan=\"1\" rowspan=\"1\" colwidth=\"179\"><p>bfloat16, HBM<\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Lancio della Cloud TPU<\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"134\"><p>TPU v3<\/p><\/td><td colspan=\"1\" rowspan=\"1\" colwidth=\"200\"><p>Addestramento su larga scala<\/p><\/td><td colspan=\"1\" rowspan=\"1\" colwidth=\"179\"><p>Raffreddamento a liquido, HBM<\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Pod fino a ~1000 chip<\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"134\"><p>TPU v4<\/p><\/td><td colspan=\"1\" rowspan=\"1\" colwidth=\"200\"><p>Pod esascale efficienti<\/p><\/td><td colspan=\"1\" rowspan=\"1\" colwidth=\"179\"><p>HBM da 32 GB, mesh avanzata<\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Scala data-center<\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"134\"><p>TPU v6 \u201cTrillium\u201d<\/p><\/td><td colspan=\"1\" rowspan=\"1\" colwidth=\"200\"><p>Calcolo AI ad alta densit\u00e0<\/p><\/td><td colspan=\"1\" rowspan=\"1\" colwidth=\"179\"><p>Pi\u00f9 stack HBM<\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Prestazioni ~5\u00d7 rispetto alla generazione precedente<\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"134\"><p>TPU v7 \u201cIronwood\u201d<\/p><\/td><td colspan=\"1\" rowspan=\"1\" colwidth=\"200\"><p>Architettura orientata all\u2019inferenza<\/p><\/td><td colspan=\"1\" rowspan=\"1\" colwidth=\"179\"><p>Ottimizzazione FP8<\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Progettata per il servizio di LLM<\/p><\/td><\/tr><\/tbody>\n<\/table>\n<\/figure>\n\n\n\n<h2 class=\"wp-block-heading\" >\u2699\ufe0f TPU vs GPU vs CPU<\/h2>\n\n\n\n<figure class=\"wp-block-image aligncenter size-large\"><img decoding=\"async\" width=\"1200\" height=\"315\" src=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/a83e15692e184550860b10ac91d93a99.webp\" alt=\"TPU vs GPU vs CPU\" class=\"wp-image-6572\" srcset=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/a83e15692e184550860b10ac91d93a99.webp 1200w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/a83e15692e184550860b10ac91d93a99-300x79.webp 300w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/a83e15692e184550860b10ac91d93a99-1024x269.webp 1024w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/a83e15692e184550860b10ac91d93a99-768x202.webp 768w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/a83e15692e184550860b10ac91d93a99-18x5.webp 18w\" sizes=\"(max-width: 1200px) 100vw, 1200px\" \/><\/figure>\n\n\n\n<figure class=\"wp-block-table\">\n<table class=\"has-fixed-layout\">\n<colgroup><col style=\"width: 134px;\"\/><col style=\"width: 194px;\"\/><col style=\"min-width: 25px;\"\/><col style=\"min-width: 25px;\"\/><\/colgroup><tbody><tr><th colspan=\"1\" rowspan=\"1\" colwidth=\"134\"><p>Caratteristica<\/p><\/th><th colspan=\"1\" rowspan=\"1\" colwidth=\"194\"><p>TPU<\/p><\/th><th colspan=\"1\" rowspan=\"1\"><p><a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/glossary\/what-is-a-gpu-graphics-processing-units\/\">GPU<\/a><\/p><\/th><th colspan=\"1\" rowspan=\"1\"><p><a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/glossary\/what-is-cpu-central-processing-unit\/\">CPU<\/a><\/p><\/th><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"134\"><p>Scopo<\/p><\/td><td colspan=\"1\" rowspan=\"1\" colwidth=\"194\"><p>Calcolo tensoriale specifico per l\u2019IA<\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Accelerazione grafica e ML<\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Calcolo generale<\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"134\"><p>Ideale per<\/p><\/td><td colspan=\"1\" rowspan=\"1\" colwidth=\"194\"><p>Reti neurali, LLM<\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>HPC, ML, grafica<\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Sistema operativo, logica, applicazioni<\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"134\"><p>Parallelismo<\/p><\/td><td colspan=\"1\" rowspan=\"1\" colwidth=\"194\"><p>Estremamente elevata<\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Alto<\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Bassa<\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"134\"><p>Efficienza<\/p><\/td><td colspan=\"1\" rowspan=\"1\" colwidth=\"194\"><p>Massima prestazione per carichi di lavoro IA<\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Alto<\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>A uso generale<\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"134\"><p>Installazione<\/p><\/td><td colspan=\"1\" rowspan=\"1\" colwidth=\"194\"><p>Cloud e cluster<\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Cloud e on-premise<\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Ovunque<\/p><\/td><\/tr><\/tbody>\n<\/table>\n<\/figure>\n\n\n\n<p class=\"wp-block-paragraph\"><strong>In breve:<\/strong><\/p>\n\n\n\n<blockquote class=\"wp-block-quote is-layout-flow wp-block-quote-is-layout-flow\"><p><em>Le CPU sono universali. Le GPU sono versatili. Le TPU sono focalizzate con precisione sull\u2019IA su larga scala.<\/em><\/p><\/blockquote>\n\n\n\n<h2 class=\"wp-block-heading\" >\u2699\ufe0f Dove vengono utilizzate le TPU<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\" >Addestramento di modelli su larga scala<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Ideale per modelli transformer, sistemi di raccomandazione e pipeline di addestramento di grandi modelli linguistici.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Inferenza nel cloud<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Le TPU alimentano a livello globale <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/knowledge-center\/link-pp-optical-modules-ai-iot-big-data-performance-reliability\/\">Carichi di lavoro IA<\/a> quali ranking dei risultati di ricerca, traduzione linguistica, riconoscimento vocale e servizi di intelligenza artificiale generativa.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Edge TPU<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Una variante leggera di TPU esegue l\u2019inferenza ML localmente su dispositivi edge\/embedded per un\u2019IA a bassa latenza ed efficiente dal punto di vista energetico. <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/knowledge-center\/iot-internet-of-things-definition-and-real-world-examples\/\">IoT<\/a> Intelligenza.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >\u2699\ufe0f Best practice per il deployment delle TPU<\/h2>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Utilizzare tipi di dati supportati (bfloat16 \/ int8) per massima efficienza<\/p><\/li><li><p>Ottimizzare le pipeline dati per il calcolo distribuito<\/p><\/li><li><p>Scegliere i TPU Pod per carichi di lavoro su scala di LLM<\/p><\/li><li><p>Considerare progettazione termica e di rete per la scalabilit\u00e0 del cluster<\/p><\/li><li><p>Sfruttare strategie ibride cloud + edge per una densit\u00e0 di calcolo bilanciata<\/p><\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\" >\u2699\ufe0f Le TPU e il futuro dell\u2019infrastruttura IA<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">I modelli IA richiedono oggi pi\u00f9 potenza di calcolo che mai, spostando l\u2019attenzione dall\u2019addestramento puro all\u2019 <strong>Inferenza in tempo reale su larga scala<\/strong>.<br\/>Le TPU continueranno a evolversi in:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Densit\u00e0 dell\u2019interconnessione<\/p><\/li><li><p>Architetture energeticamente efficienti<\/p><\/li><li><p>Precisione ibrida (es. FP8)<\/p><\/li><li><p>Integrazione con framework software (TensorFlow, JAX, PyTorch tramite XLA)<\/p><\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Con l\u2019accelerazione dei carichi di lavoro IA, calcolo specializzato e connettivit\u00e0 ultra-veloce diventano componenti essenziali dell\u2019 <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/knowledge-center\/what-is-a-data-center\/\">Data-center moderno<\/a> E della progettazione di rete.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >\u2699\ufe0f Come ci\u00f2 si collega a LINK-PP<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">L\u2019accelerazione IA su iperscala dipende da reti avanzate e da un\u2019infrastruttura di connettivit\u00e0 robusta. <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/\">LINK-PP<\/a> I componenti supportano l\u2019ambiente data-center che alimenta i deployment TPU, tra cui:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Alte velocit\u00e0 <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-17492-integrated-rj45-connector.htm\"><strong>MagJacks RJ45<\/strong><\/a><\/p><\/li><li><p><strong>Soluzioni SFP\/25G\/100G<\/strong> <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-25432-optics-transceivers-sfp-modules.htm\">Moduli ottici<\/a><\/p><\/li><li><p><strong>PoE<\/strong> Soluzioni per dispositivi AI edge<\/p><\/li><li><p>Connettori Industrial Ethernet &amp; IoT<\/p><\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\" >\u2699\ufe0f Conclusione<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\"><strong>Le TPU<\/strong> rappresentano un importante passo avanti nel campo del calcolo specializzato <strong>per l\u2019intelligenza artificiale<\/strong>\u2014progettati appositamente per carichi di lavoro tensoriali e operazioni su larga scala con reti neurali. Con l\u2019accelerazione globale dell\u2019adozione dell\u2019IA generativa e dell\u2019apprendimento profondo, le TPU svolgono un ruolo cruciale nell\u2019alimentare i cluster di addestramento e le infrastrutture di inferenza.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Per i settori che costruiscono o supportano ambienti moderni di data center, comprendere la tecnologia TPU offre informazioni preziose sulle esigenze dei sistemi AI ad alte prestazioni\u2014e sulle opportunit\u00e0 offerte dall\u2019hardware e dai componenti di rete di prossima generazione.<\/p>","protected":false},"excerpt":{"rendered":"<p>Scopri cos\u2019\u00e8 una TPU (Tensor Processing Unit), come funziona l\u2019acceleratore per l\u2019intelligenza artificiale di Google, le principali generazioni di TPU, il confronto tra TPU e GPU e il suo ruolo nell\u2019elaborazione efficiente del machine learning su larga scala.<\/p>","protected":false},"author":1,"featured_media":6573,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[27],"tags":[22,24,26],"class_list":["post-6574","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-glossary","tag-integrated-rj45-connectors","tag-link-pp","tag-optics-transceivers"],"blocksy_meta":[],"acf":[],"_links":{"self":[{"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/posts\/6574","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/comments?post=6574"}],"version-history":[{"count":5,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/posts\/6574\/revisions"}],"predecessor-version":[{"id":10935,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/posts\/6574\/revisions\/10935"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/media\/6573"}],"wp:attachment":[{"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/media?parent=6574"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/categories?post=6574"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/tags?post=6574"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}