{"id":3798,"date":"2025-11-18T00:00:00","date_gmt":"2025-11-18T00:00:00","guid":{"rendered":"https:\/\/lp.szlogic.cn\/glossary\/serdes-interfaces-high-speed-data-transfer-and-signal-integrity\/"},"modified":"2026-06-22T05:00:01","modified_gmt":"2026-06-22T05:00:01","slug":"serdes-interfaces-high-speed-data-transfer-and-signal-integrity","status":"publish","type":"post","link":"https:\/\/resourceslp.szlogic.cn\/it\/glossary\/serdes-interfaces-high-speed-data-transfer-and-signal-integrity","title":{"rendered":"Comprendere i SERDES: come funzionano le interfacce Serializer\/Deserializer"},"content":{"rendered":"<figure class=\"wp-block-image aligncenter size-large\"><img fetchpriority=\"high\" decoding=\"async\" width=\"1200\" height=\"712\" src=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cb4a0eb5eb7f42c39e00ee5ff87aad50.webp\" alt=\"Understanding SERDES: How Serializer\/Deserializer Interfaces Work\" class=\"wp-image-3794\" srcset=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cb4a0eb5eb7f42c39e00ee5ff87aad50.webp 1200w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cb4a0eb5eb7f42c39e00ee5ff87aad50-300x178.webp 300w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cb4a0eb5eb7f42c39e00ee5ff87aad50-1024x608.webp 1024w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cb4a0eb5eb7f42c39e00ee5ff87aad50-768x456.webp 768w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cb4a0eb5eb7f42c39e00ee5ff87aad50-18x12.webp 18w\" sizes=\"(max-width: 1200px) 100vw, 1200px\" \/><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">I sistemi di comunicazione ad alta velocit\u00e0\u2014dai commutatori Ethernet ai trascevitori ottici\u2014dipendono da una tecnologia interna che la maggior parte degli ingegneri utilizza ogni giorno ma raramente vede direttamente:<br> <strong>SERDES<\/strong>, abbreviazione di<br> <strong>Serializer\/Deserializer<br><\/strong>. Man mano che le velocit\u00e0 di trasferimento dati aumentano da 10G a 800G, il SERDES \u00e8 diventato un blocco fondamentale che consente una trasmissione affidabile su collegamenti elettrici e ottici ad alta velocit\u00e0.<br>.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Questo articolo fornisce una panoramica chiara e tecnicamente accurata dell\u2019architettura SERDES, del suo funzionamento e dei suoi ambiti di applicazione, in linea con fonti autorevoli quali<br> <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/knowledge-center\/ieee-802-3-ethernet-standard-explained\/\">Standard IEEE 802.3<\/a> e i moderni principi di progettazione di interfacce I\/O ad alta velocit\u00e0.<br>.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Punti chiave<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>La tecnologia SERDES converte dati paralleli in un flusso di dati seriali ad alta velocit\u00e0, consentendo un trasferimento efficiente di dati tra dispositivi.<br>.<\/p><\/li><li><p>L\u2019uso del SERDES riduce il numero di linee richieste per la comunicazione, semplificando la progettazione della scheda e abbassando i costi.<br>.<\/p><\/li><li><p>Il SERDES migliora l\u2019integrit\u00e0 del segnale mediante segnalazione differenziale, riducendo al minimo rumore e interferenze elettromagnetiche.<br>.<\/p><\/li><li><p>Questa tecnologia supporta applicazioni ad alta velocit\u00e0 nei data center, nei sistemi automobilistici e nell\u2019elaborazione avanzata, soddisfacendo le crescenti esigenze di trasmissione dati ad alta velocit\u00e0.<br>.<\/p><\/li><li><p>Comprendere il SERDES permette di progettare sistemi pi\u00f9 affidabili ed efficienti, migliorando cos\u00ec le prestazioni complessive negli ambienti ad alta velocit\u00e0.<br>.<\/p><\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\" >Che cos\u2019\u00e8 il SERDES?<br><\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">A <strong>SERDES (Serializzatore\/Deserializzatore)<\/strong> \u00e8 un circuito di interfaccia ad alta velocit\u00e0 che converte<br> <strong>dati paralleli in dati seriali<br><\/strong> per la trasmissione, quindi li ricostruisce nuovamente in<br> <strong>dati paralleli<br><\/strong> sul lato ricevente.<br>.<br\/>Il suo scopo principale \u00e8 supportare<br> <strong>comunicazioni ad elevata larghezza di banda riducendo al contempo il numero di pin, lo skew e i problemi di integrit\u00e0 del segnale.<br><\/strong>.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Invece di utilizzare ampi bus paralleli\u2014che richiedono dozzine di tracce e generano ampie tolleranze di skew\u2014il SERDES trasmette i dati su<br> <strong>una o poche linee differenziali ad alta velocit\u00e0<br><\/strong>. Ci\u00f2 riduce la complessit\u00e0 della scheda e consente una maggiore capacit\u00e0 di throughput.<br>.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >Perch\u00e9 il SERDES \u00e8 fondamentale nella trasmissione dati ad alta velocit\u00e0<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">I sistemi moderni devono supportare una larghezza di banda elevata con basso consumo energetico, bassa latenza e alta integrit\u00e0 del segnale. SERDES risolve i principali limiti delle interfacce parallele tradizionali:<br><\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Limitazioni dei bus paralleli<br><\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Richiedono molti pin di I\/O<br><\/p><\/li><li><p>Routing complesso sul PCB<br><\/p><\/li><li><p>Grave skew dell\u2019orologio a frequenze multi-GHz<br><\/p><\/li><li><p>Maggiore <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/glossary\/what-is-electromagnetic-interference\/\">EMI<\/a> and <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/glossary\/crosstalk-definition-causes-types-effects\/\">diafonia<\/a><\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >Vantaggi di SERDES<br><\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Utilizza <strong>minor numero di coppie differenziali<br><\/strong><\/p><\/li><li><p>Supporta <strong>multi-gigabit<br><\/strong> trasmissione<br><\/p><\/li><li><p>Consente portate maggiori su PCB, backplane e fibra ottica<br><\/p><\/li><li><p>Integra equalizzazione avanzata e CDR<br><\/p><\/li><li><p>Riduce il consumo energetico e il costo complessivo del sistema<br><\/p><\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Questo \u00e8 il motivo per cui SERDES \u00e8 utilizzato in quasi tutti gli standard ad alta velocit\u00e0, inclusi Ethernet,<br>, <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/glossary\/what-is-pcl-express-pcie\/\">PCIe<\/a>, CPRI\/eCPRI, JESD204C e moduli ottici come<br> <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-26192-10g-sfp.htm\"><strong>SFP+<\/strong><\/a><strong> and <\/strong><a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-26153-40g-qsfp.htm\"><strong>QSFP+<\/strong><\/a>.<\/p>\n\n\n\n<figure class=\"wp-block-image aligncenter size-large\"><img decoding=\"async\" width=\"1200\" height=\"712\" src=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/d852c13dec9d4530894c7416cbe7afdd.webp\" alt=\"What Is SERDES?\" class=\"wp-image-3795\" srcset=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/d852c13dec9d4530894c7416cbe7afdd.webp 1200w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/d852c13dec9d4530894c7416cbe7afdd-300x178.webp 300w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/d852c13dec9d4530894c7416cbe7afdd-1024x608.webp 1024w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/d852c13dec9d4530894c7416cbe7afdd-768x456.webp 768w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/d852c13dec9d4530894c7416cbe7afdd-18x12.webp 18w\" sizes=\"(max-width: 1200px) 100vw, 1200px\" \/><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\" >Come funziona un SERDES (panoramica architetturale)<br><\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Un collegamento SERDES \u00e8 costituito da un<br> <strong>trasmettitore (TX)<br><\/strong> and <strong>ricevitore (RX)<\/strong> con diversi blocchi funzionali essenziali.<br>.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >1 Percorso del trasmettitore<br><\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p><strong>Ingresso parallelo<br><\/strong> (ad es. 8, 16, 32 bit)<br><\/p><\/li><li><p><strong>Serializzatore<br><\/strong><\/p><\/li><li><p><strong>Codifica<\/strong> (modulazione 8b\/10b, 64b\/66b o PAM4)<br><\/p><\/li><li><p><strong>Pre-enfasi \/ Equalizzazione<br><\/strong><\/p><\/li><li><p>Alte velocit\u00e0 <strong>uscita seriale<br><\/strong> su una coppia differenziale<br><\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >2 Percorso del ricevitore<br><\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p><strong>Ingresso seriale ad alta velocit\u00e0<br><\/strong><\/p><\/li><li><p><a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/glossary\/clock-and-data-recovery-in-modern-communication-systems\/\"><strong>Recupero dati orologio (CDR)<\/strong><\/a><\/p><\/li><li><p><strong>Equalizzazione (filtri CTLE\/DFE\/FIR)<br><\/strong><\/p><\/li><li><p><strong>Deserializzatore<br><\/strong><\/p><\/li><li><p><strong>Uscita parallela<br><\/strong> verso l\u2019IC host<br><\/p><\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Insieme, questi elementi consentono la trasmissione a<br> <strong>10G, 25G, 50G, 112G PAM4<br><\/strong>, e oltre.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >SERDES all\u2019interno dei transceiver ottici QSFP+<br><\/h2>\n\n\n\n<figure class=\"wp-block-image aligncenter size-large\"><img decoding=\"async\" width=\"1200\" height=\"712\" src=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cd651e491893415f957e92cd79a64e69.webp\" alt=\"QSFP+ Optical Transceivers\" class=\"wp-image-3796\" srcset=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cd651e491893415f957e92cd79a64e69.webp 1200w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cd651e491893415f957e92cd79a64e69-300x178.webp 300w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cd651e491893415f957e92cd79a64e69-1024x608.webp 1024w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cd651e491893415f957e92cd79a64e69-768x456.webp 768w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cd651e491893415f957e92cd79a64e69-18x12.webp 18w\" sizes=\"(max-width: 1200px) 100vw, 1200px\" \/><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">I transceiver ottici QSFP+ da 40G, come ad esempio<br> <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/products\/491483.htm\"><strong>LINK-PP LQ-SW40-SR4C<br><\/strong><\/a> dipendono fortemente dalla tecnologia SERDES internamente.<br>.<br\/>Secondo il<a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/knowledge-center\/what-is-ieee-802-3ba-standard\/\"> IEEE 802.3ba<\/a> Secondo lo standard, un modulo QSFP+ utilizza:<br><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p><strong>4 corsie elettriche SERDES da 10,3125 Gbps<br><\/strong><\/p><\/li><li><p>Definite dallo standard<br> <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/knowledge-center\/xlppi-electrical-interface-in-40g-qsfp-plus-modules-explained\/\"><strong>XLPPI<br><\/strong><\/a><strong> (Interfaccia fisica parallela estesa a quattro corsie da 40G)<br><\/strong><\/p><\/li><li><p>Mappate su<br> <strong>4 corsie ottiche<br><\/strong> per 40GBASE-SR4<br><\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >Ruoli di SERDES all\u2019interno del modulo<br><\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Converte le corsie elettriche SERDES dell\u2019host<br> <strong>in modulazione ottica<br><\/strong> Gestisce il CDR per ogni corsia<br><\/p><\/li><li><p>Garantisce la stabilit\u00e0 del collegamento al variare di temperatura e tensione<br><\/p><\/li><li><p>Opera con ottica parallela per connessioni in fibra a corto raggio<br><\/p><\/li><li><p>Per questo motivo, le prestazioni di SERDES definiscono l\u2019integrit\u00e0 del segnale, la tolleranza al jitter e la qualit\u00e0 complessiva del collegamento del modulo.<br><\/p><\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Applicazioni comuni di SERDES<br>.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >Standard basati su SERDES<br><\/h2>\n\n\n\n<figure class=\"wp-block-table\">\n<table class=\"has-fixed-layout\">\n<colgroup><col style=\"width: 288px;\"\/><col style=\"min-width: 25px;\"\/><\/colgroup><tbody><tr><th colspan=\"1\" rowspan=\"1\" colwidth=\"288\"><p>Tipo di applicazione<\/p><\/th><th colspan=\"1\" rowspan=\"1\"><p>Ethernet per data center<br><\/p><\/th><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"288\"><p><strong>Ethernet 10G\/25G\/40G\/100G\/400G<br><\/strong><\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>SFP+, QSFP+, QSFP28, QSFP-DD<br><\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"288\"><p><a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-25432-optics-transceivers-sfp-modules.htm\"><strong>Moduli ottici<\/strong><\/a><\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Backplane e chip-to-chip<br><\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"288\"><p><strong>PCI Express, SAS\/SATA<br><\/strong><\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Telecomunicazioni \/ Wireless<br><\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"288\"><p><strong>CPRI, eCPRI, unit\u00e0 radio<br><\/strong><\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>ADC\/DAC ad alta velocit\u00e0<br><\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"288\"><p><a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-26454-dac-aoc-aec-cables.htm\"><strong>JESD204B \/ JESD204C<\/strong><\/a><\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>JESD204B \/ JESD204C<\/p><\/td><\/tr><\/tbody>\n<\/table>\n<\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Qualsiasi sistema che trasferisce dati a velocit\u00e0 multi-gigabit si basa su un SERDES in qualche punto del suo percorso di segnale.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >Sommario<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Il SERDES \u00e8 una delle tecnologie pi\u00f9 critiche nelle moderne reti. Abilitando una trasmissione seriale ad alta velocit\u00e0 ed efficiente, funge da spina dorsale dei moduli ottici Ethernet, delle fabric di switching nei data center, dei collegamenti chip-to-chip e dei sistemi di comunicazione di nuova generazione.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Prodotti come <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/products\/491483.htm\"><strong>il modulo QSFP+ LQ-SW40-SR4C di LINK-PP<\/strong><\/a> si basano su un design avanzato di SERDES per offrire prestazioni stabili a 40 G con eccellente interoperabilit\u00e0 e affidabilit\u00e0 a lungo termine.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >Domande frequenti<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\" >\u2666 Cosa significa SERDES?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">SERDES sta per Serializer\/Deserializer. Lo si utilizza per convertire dati paralleli in dati seriali per la trasmissione e quindi nuovamente in dati paralleli al ricevitore.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >\u2666 Qual \u00e8 il principale vantaggio dell\u2019uso del SERDES?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Si riduce il numero di cavi e pin necessari per il trasferimento di dati ad alta velocit\u00e0. Ci\u00f2 semplifica le schede circuitali e migliora la qualit\u00e0 del segnale.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >\u2666 Quali tipi di codifica utilizzano le interfacce SERDES?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Si incontrano spesso schemi di codifica come 8b\/10b, 64b\/66b e PAM4. Questi contribuiscono a mantenere l\u2019integrit\u00e0 dei dati e a supportare il recupero del clock.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >\u2666 In quali applicazioni viene utilizzata la tecnologia SERDES?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Trovi i SERDES nei data center, <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-25432-optics-transceivers-sfp-modules.htm\">Moduli ottici<\/a>, nei collegamenti chip-to-chip e nelle interfacce ad alta velocit\u00e0 come Ethernet e PCI Express.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >\u2666 Cos\u2019\u00e8 la segnalazione differenziale nei SERDES?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">La segnalazione differenziale utilizza due fili per ogni segnale. Ottieni una migliore immunit\u00e0 al rumore e una minore interferenza elettromagnetica, il che contribuisce a mantenere l\u2019affidabilit\u00e0 dei dati.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Vedi anche<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\"><a target=\"_blank\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/glossary\/ddm-dom-in-optical-transceivers\/\">L\u2019importanza del monitoraggio digitale nei trascevitori ottici<\/a><\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><a target=\"_blank\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/knowledge-center\/single-fiber-vs-dual-fiber-transceivers\/\">Differenze fondamentali tra transceiver a fibra singola e a doppia fibra<\/a><\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><a target=\"_blank\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/optical-transceiver-terminology-guide\/\">Termini essenziali per comprendere i transceiver ottici<\/a><\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><a target=\"_blank\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/knowledge-center\/optical-transceivers-vs-fiber-converters\/\">Confronto tra transceiver ottici e convertitori di supporto in fibra<\/a><\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><a target=\"_blank\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/knowledge-center\/how-optical-transceivers-transmit-data\/\">Il processo di trasmissione dati nei trascevitori ottici<\/a><\/p>","protected":false},"excerpt":{"rendered":"<p>Le interfacce SERDES convertono i dati paralleli in seriali per una trasmissione ad alta velocit\u00e0 e affidabile, riducendo il cablaggio e migliorando l\u2019integrit\u00e0 del segnale nell\u2019elettronica.<\/p>","protected":false},"author":1,"featured_media":3797,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[27],"tags":[14,18,19,26],"class_list":["post-3798","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-glossary","tag-10g-sfp-transceivers","tag-40g-qsfp-transceivers","tag-aoc-dac-cables","tag-optics-transceivers"],"blocksy_meta":[],"acf":[],"_links":{"self":[{"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/posts\/3798","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/comments?post=3798"}],"version-history":[{"count":5,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/posts\/3798\/revisions"}],"predecessor-version":[{"id":10872,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/posts\/3798\/revisions\/10872"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/media\/3797"}],"wp:attachment":[{"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/media?parent=3798"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/categories?post=3798"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/tags?post=3798"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}