{"id":3793,"date":"2025-11-18T00:00:00","date_gmt":"2025-11-18T00:00:00","guid":{"rendered":"https:\/\/lp.szlogic.cn\/glossary\/xlaui-10-lane-attachment-unit-interface-ethernet-explained\/"},"modified":"2026-06-22T05:00:37","modified_gmt":"2026-06-22T05:00:37","slug":"xlaui-10-lane-attachment-unit-interface-ethernet-explained","status":"publish","type":"post","link":"https:\/\/resourceslp.szlogic.cn\/it\/glossary\/xlaui-10-lane-attachment-unit-interface-ethernet-explained","title":{"rendered":"Cos'\u00e8 XLAUI? Spiegazione dell'interfaccia a 10 canali Attachment Unit Interface"},"content":{"rendered":"<figure class=\"wp-block-image aligncenter size-large\"><img fetchpriority=\"high\" decoding=\"async\" width=\"1200\" height=\"712\" src=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/01c637791b5742329bd6f1ee40a189b2.webp\" alt=\"What Is XLAUI? 10-Lane Attachment Unit Interface Explained\" class=\"wp-image-3790\" srcset=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/01c637791b5742329bd6f1ee40a189b2.webp 1200w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/01c637791b5742329bd6f1ee40a189b2-300x178.webp 300w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/01c637791b5742329bd6f1ee40a189b2-1024x608.webp 1024w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/01c637791b5742329bd6f1ee40a189b2-768x456.webp 768w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/01c637791b5742329bd6f1ee40a189b2-18x12.webp 18w\" sizes=\"(max-width: 1200px) 100vw, 1200px\" \/><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\" >\ud83d\udcd8 Introduzione<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Le reti ad alta velocit\u00e0 richiedono interfacce elettriche robuste e standardizzate per garantire collegamenti affidabili a 40 Gb\/s tra ASIC host e moduli ottici inseribili. Un\u2019interfaccia critica in questo ambito \u00e8 la <strong>Interfaccia di unit\u00e0 di collegamento a 10 corsie (XLAUI)<\/strong>, definita nello standard IEEE 802.3ba. Ingegneri, architetti di sistema e integratori di moduli che implementano moduli QSFP+ a 40G traggono vantaggio da una chiara comprensione dell\u2019XLAUI per assicurare interoperabilit\u00e0, integrit\u00e0 del segnale e prestazioni prevedibili.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Questo articolo spiega cos\u2019\u00e8 l\u2019XLAUI, come funziona, perch\u00e9 \u00e8 fondamentale nei moduli QSFP+ a 40G e fornisce approfondimenti pratici utilizzando <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-26153-40g-qsfp.htm\"><strong>moduli LINK-PP QSFP+ a 40G<\/strong><\/a> come esempi concreti.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >\ud83d\udcd8 Cos\u2019\u00e8 l\u2019XLAUI?<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\"><strong>XLAUI<\/strong> sta per <strong>Interfaccia estesa di unit\u00e0 di collegamento a 10 corsie<\/strong>. Si tratta di un\u2019interfaccia elettrica definita in <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/knowledge-center\/what-is-ieee-802-3ba-standard\/\">IEEE 802.3ba<\/a> per la <strong>Ethernet a 40 Gigabit (40GbE)<\/strong>. L\u2019XLAUI viene utilizzata per collegamenti <strong>chip-a-modulo<\/strong> or <strong>chip-a-chip<\/strong> , in particolare in moduli inseribili come il QSFP+.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><strong>Caratteristiche principali:<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p><strong>Struttura delle corsie:<\/strong> 10 corsie parallele, ciascuna operante a circa 10,3125 Gb\/s, per un\u2019aggregazione di circa 40 Gb\/s di dati utente dopo la codifica.<\/p><\/li><li><p><strong>Applicazioni:<\/strong> Collegamenti host-a-modulo per backplane ottici o in rame.<\/p><\/li><li><p><strong>Standard elettrici:<\/strong> Definiti nell\u2019Allegato 83A dello standard IEEE 802.3ba, inclusi parametri di trasmettitore\/ricettrice, budget di perdita del canale, perdita di ritorno e budget di jitter.<\/p><\/li><li><p><strong>Relazione con altre AUI:<\/strong> Fa parte della famiglia delle \u201cInterfacce di unit\u00e0 di collegamento\u201d \u2014 come XAUI (10GbE) o CAUI (100GbE), ma ottimizzata per la 40GbE.<\/p><\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">L\u2019XLAUI consente velocit\u00e0 gestibili per singola corsia pur raggiungendo un\u2019elevata larghezza di banda aggregata, rendendola pratica per progetti di switch e server ad alta densit\u00e0.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >\ud83d\udcd8 Come funziona l\u2019XLAUI<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\" >\u25b7 Struttura delle corsie e velocit\u00e0 dati<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Ciascuna delle 10 corsie trasporta circa 10,3125 Gb\/s.<\/p><\/li><li><p>Dopo la codifica 64b\/66b, la velocit\u00e0 aggregata di dati utente raggiunge circa 40 Gb\/s.<\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >\u25b7 Funzionamento del SERDES<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Ogni corsia utilizza un <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/glossary\/serdes-interfaces-high-speed-data-transfer-and-signal-integrity\/\"><strong>Serializer\/Deserializer (SERDES)<\/strong><\/a> per convertire dati paralleli in flussi seriali e viceversa.<\/p><\/li><li><p>I moduli o i retimer possono impiegare un <strong>gearbox<\/strong> per mappare 10 corsie elettriche in un numero minore di corsie ottiche (es. mappatura 10\u21924).<\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >\u25b7 Requisiti del canale<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Lo standard IEEE 802.3ba specifica la perdita del canale, la perdita di ritorno, <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/knowledge-center\/jitter-in-optics-causes-effects-measurement-reduction\/\">jitter<\/a>, e i limiti di skew.<\/p><\/li><li><p>Esempio: perdita di ~10 dB ammessa alla frequenza di Nyquist (~5,15625 GHz) per tracce tipiche su scheda PCB in FR4 da 250 mm.<\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >\u25b7 Chip-a-Modulo vs Chip-a-Chip<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>XLAUI \u00e8 principalmente un <strong>chip-a-modulo<\/strong> interfaccia (<a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/glossary\/what-is-application-specific-integrated-circuit-asic\/\">ASIC<\/a> \u2192 <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/products\/491483.htm\">QSFP+<\/a>).<\/p><\/li><li><p>Pu\u00f2 supportare anche interconnessioni su backplane o PCB con una corretta gestione dell\u2019integrit\u00e0 del segnale.<\/p><\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\" >\ud83d\udcd8 Importanza di XLAUI nei moduli 40G QSFP+<\/h2>\n\n\n\n<figure class=\"wp-block-image aligncenter size-large\"><img decoding=\"async\" width=\"1200\" height=\"712\" src=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cd32dba2684e4869a0a76d8a1ab143eb.webp\" alt=\"XLAUI in 40G QSFP+ Modules\" class=\"wp-image-3342\" srcset=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cd32dba2684e4869a0a76d8a1ab143eb.webp 1200w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cd32dba2684e4869a0a76d8a1ab143eb-300x178.webp 300w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cd32dba2684e4869a0a76d8a1ab143eb-1024x608.webp 1024w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cd32dba2684e4869a0a76d8a1ab143eb-768x456.webp 768w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cd32dba2684e4869a0a76d8a1ab143eb-18x12.webp 18w\" sizes=\"(max-width: 1200px) 100vw, 1200px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\" >Maggiore densit\u00e0 di porte<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Pi\u00f9 corsie elettriche da ~10 Gb\/s sono pi\u00f9 facili da instradare rispetto a una singola corsia ad altissima velocit\u00e0.<\/p><\/li><li><p>Consente fattori di forma compatti QSFP+ e schede di linea ad alta densit\u00e0.<\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >Compatibilit\u00e0 standardizzata<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>La standardizzazione consente ai produttori di moduli e di ASIC (ad es. LINK-PP) di progettare in base a un\u2019interfaccia comune.<\/p><\/li><li><p>L\u2019interoperabilit\u00e0 migliora nei sistemi multi-vendor.<\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >Integrit\u00e0 del segnale gestibile<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Velocit\u00e0 moderate delle corsie semplificano la progettazione della scheda PCB, l\u2019implementazione di connettori hot-plug e riducono i requisiti di retimer.<\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >Adattabilit\u00e0 futura<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>XLAUI rimane rilevante per i moduli legacy 40G e per le fabric a velocit\u00e0 mista, anche con l\u2019emergere di tecnologie di corsia a 25G\/50G.<\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >Moduli LINK-PP 40G QSFP+ e XLAUI<\/h3>\n\n\n\n<figure class=\"wp-block-image aligncenter size-large\"><img decoding=\"async\" width=\"1200\" height=\"712\" src=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/3d5106edaa294519a6049787ffac25c9.webp\" alt=\"40G QSFP+ Modules\" class=\"wp-image-3791\" srcset=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/3d5106edaa294519a6049787ffac25c9.webp 1200w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/3d5106edaa294519a6049787ffac25c9-300x178.webp 300w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/3d5106edaa294519a6049787ffac25c9-1024x608.webp 1024w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/3d5106edaa294519a6049787ffac25c9-768x456.webp 768w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/3d5106edaa294519a6049787ffac25c9-18x12.webp 18w\" sizes=\"(max-width: 1200px) 100vw, 1200px\" \/><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\"><strong>Esempio:<\/strong> LINK\u2011PP <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/products\/491483.htm\">LQ\u2011CW40\u2011LR4C<\/a> Modulo 40G QSFP+<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Converte 4 corsie elettriche da 10 Gb\/s in 4 segnali ottici CWDM.<\/p><\/li><li><p>Compatibile con gli standard elettrici IEEE 802.3ba, implementando efficacemente un\u2019operazione a 10 corsie simile a XLAUI sul lato host.<\/p><\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\"><strong>Implicazioni progettuali:<\/strong><\/p>\n\n\n\n<ol class=\"wp-block-list\" >\n<li><p>L\u2019ASIC o lo switch host devono supportare un\u2019 <strong>interfaccia XLAUI a 10 corsie<\/strong>.<\/p><\/li><li><p>La progettazione della scheda PCB deve garantire integrit\u00e0 del segnale, allineamento delle corsie e controllo dello skew.<\/p><\/li><li><p>Verificare la compatibilit\u00e0 del fornitore per quanto riguarda il rispetto dell\u2019interfaccia elettrica.<\/p><\/li>\n<\/ol>\n\n\n\n<p class=\"wp-block-paragraph\"><a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-25432-optics-transceivers-sfp-modules.htm\">I moduli LINK-PP<\/a> rispettare gli standard IEEE, consentendo prestazioni prevedibili e un\u2019integrazione semplificata nei sistemi 40G.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >\ud83d\udcd8 Considerazioni progettuali e best practice<\/h2>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p><strong>Controllo dello skew tra corsie:<\/strong> Assicurare che lo skew tra corsie rientri nelle specifiche per un corretto allineamento del SERDES\/gearbox.<\/p><\/li><li><p><strong>Budget di jitter:<\/strong> Rispettare le maschere di jitter per trasmettitore\/ricevitore definite dall\u2019IEEE (Allegato 83A).<\/p><\/li><li><p><strong>Budget di perdita del canale:<\/strong> Perdita tipica di ~10 dB alla frequenza di Nyquist per tracce in FR4 da ~250 mm.<\/p><\/li><li><p><strong>Calibrazione del SERDES:<\/strong> Implementare pre-enfatizzazione, CTLE e DFE secondo necessit\u00e0.<\/p><\/li><li><p><strong>Compatibilit\u00e0 del modulo:<\/strong> Verificare l\u2019allineamento tra interfaccia host e fattore di forma QSFP+.<\/p><\/li><li><p><strong>Adattabilit\u00e0 futura:<\/strong> Pianifica sistemi da 100 G (CAUI-10) o 400 G con flessibilit\u00e0 di suddivisione dei lane.<\/p><\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\" >\ud83d\udcd8 Riepilogo<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\"><strong>XLAUI <\/strong>(Interfaccia elettrica a 10 lane) \u00e8 una <strong>norma critica per l\u2019interfaccia elettrica<\/strong> per sistemi 40GbE. Suddividendo i 40 G in dieci lane da ~10,3 Gb\/s ciascuna, consente implementazioni QSFP+ modulari, ad alta densit\u00e0 e interoperabili. Gli ingegneri che integrano <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-26153-40g-qsfp.htm\"><strong>trasceiver LINK-PP 40G QSFP+<\/strong><\/a> devono conoscere XLAUI per garantire una progettazione adeguata del PCB, la configurazione corretta dei SERDES e prestazioni affidabili nel data center.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >\ud83d\udcd8 Domande frequenti<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\" >Qual \u00e8 la finalit\u00e0 principale di XLAUI?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">XLAUI fornisce un\u2019interfaccia elettrica standardizzata a 10 lane tra un ASIC host (o un PHY) e un modulo QSFP+ da 40 G. Consente il trasferimento affidabile di dati a 40 Gb\/s mantenendo velocit\u00e0 per lane gestibili (~10,3125 Gb\/s) per l\u2019integrit\u00e0 del segnale e il routing sul PCB.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >In che cosa XLAUI differisce da XAUI o CAUI?<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p><strong>XAUI:<\/strong> 4 lane per 10GbE (~3,125 Gb\/s per lane dopo la codifica).<\/p><\/li><li><p><strong>XLAUI:<\/strong> 10 lane per 40GbE (~10,3125 Gb\/s per lane).<\/p><\/li><li><p><strong>CAUI:<\/strong> 10 o 20 lane per 100GbE (~10\u201325 Gb\/s per lane).<br\/>XLAUI bilancia una maggiore larghezza di banda aggregata con velocit\u00e0 moderate per lane, semplificando cos\u00ec la progettazione del sistema.<\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >XLAUI pu\u00f2 essere utilizzato per connessioni su backplane?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">S\u00ec. Sebbene sia stato progettato principalmente per collegamenti chip-modulo (ASIC \u2192 QSFP+), XLAUI pu\u00f2 supportare interconnessioni su backplane o su scheda a circuito stampato (PCB), purch\u00e9 siano soddisfatti i requisiti di perdita del canale, skew e integrit\u00e0 del segnale.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Qual \u00e8 il ruolo di SERDES e gearbox in XLAUI?<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p><a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/it\/glossary\/serdes-interfaces-high-speed-data-transfer-and-signal-integrity\/\"><strong>SERDES<\/strong><\/a><strong>:<\/strong> Converte i dati paralleli in flussi seriali (e viceversa) su ciascuno dei 10 lane.<\/p><\/li><li><p><strong>Gearbox (opzionale):<\/strong> Mappa pi\u00f9 lane elettriche su un numero minore di lane ottiche all\u2019interno del modulo (ad esempio, 10 lane elettriche \u2192 4 lane ottiche), mantenendo l\u2019allineamento.<\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >Tutti i moduli QSFP+ da 40 Gb\/s sono conformi a XLAUI?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">No. Alcuni moduli utilizzano alternative a 4 lane elettrici, come XLPPI o XLAUI-4. Verificare sempre il datasheet del modulo per il numero di lane, il tipo di interfaccia elettrica e la compatibilit\u00e0 con l\u2019host.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Come garantire un corretto allineamento dei lane e un\u2019integrit\u00e0 del segnale adeguata?<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Controllare lo skew tra i lane entro le specifiche IEEE.<\/p><\/li><li><p>Rispettare i budget di perdita del canale e di jitter.<\/p><\/li><li><p>Utilizzare le funzionalit\u00e0 SERDES, quali pre-emphasis, CTLE e DFE, secondo le raccomandazioni.<\/p><\/li><li><p>Validare il routing della scheda a circuito stampato (PCB), le prestazioni del connettore e del retimer.<\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >Perch\u00e9 XLAUI rimane rilevante nelle reti moderne?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Nonostante le nuove tecnologie a 25 Gb\/s o 50 Gb\/s per singolo lane, XLAUI continua a essere ampiamente utilizzato per implementazioni legacy da 40 Gb\/s, per design QSFP+ ad alta densit\u00e0 e per fabric data center a velocit\u00e0 miste. Offre interoperabilit\u00e0 e una base nota di prestazioni elettriche.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Come LINK-PP implementa XLAUI nei propri moduli QSFP+ da 40 Gb\/s?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\"><a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-26153-40g-qsfp.htm\">I moduli 40G QSFP+ LINK-PP<\/a> (ad esempio, LQ-CW40-LR4C) rispettano lo standard IEEE 802.3ba e implementano lane elettriche equivalenti a XLAUI per le connessioni lato host. Ci\u00f2 garantisce prestazioni prevedibili e una pi\u00f9 facile integrazione in switch o linecard che supportano XLAUI a 10 lane.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Quali considerazioni progettuali devono tenere presenti gli ingegneri durante il deployment di XLAUI?<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Verificare che l\u2019ASIC host supporti XLAUI a 10 lane.<\/p><\/li><li><p>Assicurarsi che la perdita di inserzione del canale, la perdita di ritorno e la diafonia rispettino gli standard.<\/p><\/li><li><p>Allineare correttamente i lane SERDES per evitare errori.<\/p><\/li><li><p>Considerare i vincoli termici e di alimentazione nelle implementazioni ad alta densit\u00e0.<\/p><\/li><li><p>Pianificare i percorsi di breakout dei lane per futuri aggiornamenti (ad esempio, a 100 Gb\/s o 400 Gb\/s).<\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >Le interfacce XLAUI possono essere aggiornate a velocit\u00e0 superiori in futuro?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">S\u00ec, ma richiede una pianificazione accurata. Futuri aggiornamenti a CAUI o ad altre architetture con un numero maggiore di lane potrebbero influenzare il routing della PCB, i requisiti del retimer e l\u2019allocazione dei SERDES. Una progettazione lungimirante garantisce la compatibilit\u00e0 retroattiva con <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-26153-40g-qsfp.htm\">i moduli QSFP+ da 40 Gb\/s.<\/a><\/p>","protected":false},"excerpt":{"rendered":"<p>XLAUI (Attachment Unit Interface a 10 canali) consente connessioni ad alta velocit\u00e0 e affidabili tra chip host e moduli QSFP+ in sistemi Ethernet 40\/100G.<\/p>","protected":false},"author":1,"featured_media":3792,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[27],"tags":[18,26],"class_list":["post-3793","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-glossary","tag-40g-qsfp-transceivers","tag-optics-transceivers"],"blocksy_meta":[],"acf":[],"_links":{"self":[{"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/posts\/3793","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/comments?post=3793"}],"version-history":[{"count":5,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/posts\/3793\/revisions"}],"predecessor-version":[{"id":10873,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/posts\/3793\/revisions\/10873"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/media\/3792"}],"wp:attachment":[{"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/media?parent=3793"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/categories?post=3793"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/it\/wp-json\/wp\/v2\/tags?post=3793"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}