{"id":4318,"date":"2025-07-09T00:00:00","date_gmt":"2025-07-09T00:00:00","guid":{"rendered":"https:\/\/lp.szlogic.cn\/glossary\/clock-and-data-recovery-in-modern-communication-systems\/"},"modified":"2026-06-22T09:09:49","modified_gmt":"2026-06-22T09:09:49","slug":"clock-and-data-recovery-in-modern-communication-systems","status":"publish","type":"post","link":"https:\/\/resourceslp.szlogic.cn\/fr\/glossary\/clock-and-data-recovery-in-modern-communication-systems","title":{"rendered":"soient les plus courants, les interfaces SFI sont \u00e9galement utilis\u00e9es dans les modules"},"content":{"rendered":"
\"What<\/figure>\n\n\n\n

Dans la qu\u00eate incessante d\u2019une transmission de donn\u00e9es plus rapide, o\u00f9 des t\u00e9rabits d\u2019informations circulent chaque seconde dans des c\u00e2bles en fibre optique, pr\u00e9server l\u2019int\u00e9grit\u00e9 du signal est primordial. Une technologie critique, agissant discr\u00e8tement pour garantir cette fiabilit\u00e9, est <\/span>le CDR, ou r\u00e9cup\u00e9ration d\u2019horloge et de donn\u00e9es<\/strong><\/span>. Ce billet explore en profondeur ce qu\u2019est le CDR, pourquoi il est indispensable dans les syst\u00e8mes modernes <\/span>la communication optique<\/strong><\/span>, et comment il permet aux dispositifs tels que <\/span>\u00e9metteurs-r\u00e9cepteurs optiques<\/strong><\/span><\/a> de fonctionner parfaitement.<\/span><\/p>\n\n\n\n

\u2726 Comprendre le probl\u00e8me fondamental : la d\u00e9gradation du signal<\/strong><\/h2>\n\n\n\n

Imaginez l\u2019envoi d\u2019un signal num\u00e9rique parfaitement synchronis\u00e9 et net sur plusieurs kilom\u00e8tres de fibre optique. Au cours de son parcours, ce signal rencontre de nombreux d\u00e9fis :<\/p>\n\n\n\n

    \n

  1. L\u2019att\u00e9nuation :<\/strong> Le signal s\u2019affaiblit avec la distance.<\/p><\/li>

  2. Dispersion :<\/strong> Les diff\u00e9rentes longueurs d\u2019onde (couleurs) de la lumi\u00e8re se propagent \u00e0 des vitesses l\u00e9g\u00e8rement diff\u00e9rentes, provoquant un \u00e9talement et un flou de l\u2019impulsion du signal.<\/p><\/li>

  3. Bruit :<\/strong> Les interf\u00e9rences \u00e9lectriques et l\u2019amplification optique ajoutent des perturbations ind\u00e9sirables (jitter).<\/p><\/li>

  4. Variations temporelles (jitter) :<\/strong> Le moment pr\u00e9cis des impulsions du signal peut devenir instable en raison de divers facteurs physiques.<\/p><\/li>\n<\/ol>\n\n\n\n

    R\u00e9sultat ? Lorsque le signal atteint sa destination, il est souvent d\u00e9form\u00e9, bruit\u00e9 et son minutage pr\u00e9cis (l\u201c\u201d horloge \u00bb) est obscurci. Une simple amplification ne suffit pas ; nous devons reconstruire avec pr\u00e9cision le flux de donn\u00e9es num\u00e9rique<\/em> d\u2019origine et son minutage<\/em> exact.<\/p>\n\n\n\n

    \u2726 Place au CDR : le r\u00e9g\u00e9n\u00e9rateur de signal<\/strong><\/h2>\n\n\n\n
    \"Clock<\/figure>\n\n\n\n

    C\u2019est ici qu\u2019intervient le Le circuit de r\u00e9cup\u00e9ration d\u2019horloge et de donn\u00e9es<\/strong> entre alors en jeu. Envisagez-le comme un contr\u00f4leur de trafic et un nettoyeur de signal hautement sophistiqu\u00e9s r\u00e9unis en un seul dispositif. Sa mission principale est double :<\/p>\n\n\n\n

      \n

    1. R\u00e9cup\u00e9rer l\u2019horloge :<\/strong> Extraire un signal d\u2019horloge stable et pr\u00e9cis qui correspond au taux de transfert moyen (d\u00e9bit binaire) du flux de donn\u00e9es entrant, m\u00eame en pr\u00e9sence de fluctuations temporelles importantes (jitter).<\/em> R\u00e9cup\u00e9rer les donn\u00e9es :.<\/p><\/li>

    2. Utiliser cette horloge r\u00e9cup\u00e9r\u00e9e pour \u00e9chantillonner la forme d\u2019onde des donn\u00e9es entrantes d\u00e9grad\u00e9es au moment<\/strong> optimal de chaque p\u00e9riode de bit, afin de prendre une d\u00e9cision claire sur le fait qu\u2019un \u00ab 1 \u00bb ou un \u00ab 0 \u00bb a \u00e9t\u00e9 transmis, r\u00e9g\u00e9n\u00e9rant ainsi un signal num\u00e9rique de sortie parfait.<\/em> \u2726 Comment fonctionne le CDR ? Le c\u0153ur technique.<\/p><\/li>\n<\/ol>\n\n\n\n

      Un circuit CDR typique utilise un syst\u00e8me de r\u00e9troaction en boucle ferm\u00e9e, souvent centr\u00e9 sur une<\/strong><\/h2>\n\n\n\n
      \"Clock<\/figure>\n\n\n\n

      boucle \u00e0 verrouillage de phase (PLL) Boucle \u00e0 verrouillage de phase (PLL)<\/strong> module SFP Boucle verrouill\u00e9e en retard (DLL)<\/strong>. Voici une analyse simplifi\u00e9e :<\/p>\n\n\n\n

        \n

      1. D\u00e9tecteur de phase (PD) :<\/strong> Compare la phase (relation temporelle) entre les transitions (fronts) des donn\u00e9es entrantes et le signal d\u2019horloge g\u00e9n\u00e9r\u00e9 en interne par l\u2019oscillateur contr\u00f4l\u00e9 en tension (VCO) du CDR.<\/p><\/li>

      2. Pompe \u00e0 charge (CP) et filtre de boucle (LF) :<\/strong> Le d\u00e9tecteur de phase g\u00e9n\u00e8re des signaux d\u2019erreur. La pompe \u00e0 charge les convertit en impulsions de courant, et le filtre de boucle les lisse pour produire une tension de commande stable. Ce filtre est essentiel pour d\u00e9finir la bande passante du CDR \u2013 sa capacit\u00e9 \u00e0 suivre les gigue.<\/p><\/li>

      3. Oscillateur contr\u00f4l\u00e9 en tension (VCO) :<\/strong> G\u00e9n\u00e8re le signal d\u2019horloge. La tension de commande provenant du filtre de boucle ajuste la fr\u00e9quence\/phase du VCO afin de l\u2019aligner parfaitement sur le chronogramme des donn\u00e9es entrantes.<\/p><\/li>

      4. \u00c9chantillonneur de donn\u00e9es (circuit de d\u00e9cision) :<\/strong> Une fois l\u2019horloge verrouill\u00e9e, il d\u00e9clenche un \u00e9chantillonneur (par exemple une bascule) pour lire le signal de donn\u00e9es au moment pr\u00e9cis o\u00f9 le niveau du signal est le plus stable (g\u00e9n\u00e9ralement au centre de la p\u00e9riode de bit). Cela r\u00e9g\u00e9n\u00e8re des donn\u00e9es num\u00e9riques propres.<\/p><\/li>\n<\/ol>\n\n\n\n

        \u2726 Sp\u00e9cifications cl\u00e9s du CDR \u00e0 conna\u00eetre<\/strong><\/h2>\n\n\n\n

        Lors de l\u2019\u00e9valuation des modules optiques ou des performances du CDR, ces sp\u00e9cifications sont d\u00e9terminantes :<\/p>\n\n\n\n