{"id":3573,"date":"2025-11-28T00:00:00","date_gmt":"2025-11-28T00:00:00","guid":{"rendered":"https:\/\/lp.szlogic.cn\/glossary\/pcs-physical-coding-sublayer-ethernet-explained\/"},"modified":"2026-06-22T04:32:57","modified_gmt":"2026-06-22T04:32:57","slug":"pcs-physical-coding-sublayer-ethernet-explained","status":"publish","type":"post","link":"https:\/\/resourceslp.szlogic.cn\/el\/glossary\/pcs-physical-coding-sublayer-ethernet-explained","title":{"rendered":"PCS (subcapa de codificaci\u00f3n f\u00edsica): visi\u00f3n t\u00e9cnica completa"},"content":{"rendered":"<figure class=\"wp-block-image aligncenter size-large\"><img fetchpriority=\"high\" decoding=\"async\" width=\"1200\" height=\"712\" src=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/34f3d7140a36402fbca20e242d392164.webp\" alt=\"What Is the PCS in Ethernet?\" class=\"wp-image-3569\" srcset=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/34f3d7140a36402fbca20e242d392164.webp 1200w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/34f3d7140a36402fbca20e242d392164-300x178.webp 300w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/34f3d7140a36402fbca20e242d392164-1024x608.webp 1024w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/34f3d7140a36402fbca20e242d392164-768x456.webp 768w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/34f3d7140a36402fbca20e242d392164-18x12.webp 18w\" sizes=\"(max-width: 1200px) 100vw, 1200px\" \/><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">\u03a4\u03bf \/ \u0397 \/ \u039f <strong>Subcapa de codificaci\u00f3n f\u00edsica (PCS)<\/strong> es un componente cr\u00edtico de Ethernet <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/el\/glossary\/what-is-phy-physical-layer-basics-explained\/\"><strong>Capa f\u00edsica (PHY)<\/strong><\/a>, situada entre la <strong>Subcapa de Reconciliaci\u00f3n (RS)<\/strong> y el <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/el\/glossary\/pma-physical-medium-attachment-ethernet-explained\/\"><strong>Adhesi\u00f3n al medio f\u00edsico (PMA)<\/strong><\/a>. Su responsabilidad principal consiste en transformar los datos digitales en un formato que pueda transmitirse de forma fiable por medios de cobre u \u00f3pticos, incluso a velocidades extremadamente altas, como 10G, 25G, 40G, 100G y superiores.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">La PCS ha evolucionado significativamente mediante <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/el\/knowledge-center\/ieee-802-3-ethernet-standard-explained\/\">IEEE 802.3<br><\/a> enmiendas, soportando esquemas de codificaci\u00f3n cada vez m\u00e1s complejos para garantizar la sincronizaci\u00f3n, la detecci\u00f3n de errores y la eficiencia de transmisi\u00f3n en redes modernas.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >\u27a1\ufe0f \u00bfQu\u00e9 es la PCS en Ethernet?<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">\u03a4\u03bf \/ \u0397 \/ \u039f <strong>Subcapa de Codificaci\u00f3n F\u00edsica<\/strong> define los mecanismos de codificaci\u00f3n, decodificaci\u00f3n, alineaci\u00f3n y control necesarios antes de que las se\u00f1ales se serialicen y se env\u00eden a la PMA. Garantiza que los datos binarios provenientes de capas superiores est\u00e9n estructurados adecuadamente para el medio el\u00e9ctrico u \u00f3ptico.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">En t\u00e9rminos sencillos, la PCS prepara los datos para su transporte.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >\u27a1\ufe0f Funciones clave de la PCS<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\" >Codificaci\u00f3n de l\u00ednea y codificaci\u00f3n por bloques<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">La PCS implementa esquemas de codificaci\u00f3n espec\u00edficos seg\u00fan la generaci\u00f3n de Ethernet:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p><strong>codificaci\u00f3n 8B\/10B<\/strong> para Ethernet Gigabit temprano<\/p><\/li><li><p><strong>codificaci\u00f3n 64B\/66B<\/strong> para Ethernet 10G\/25G\/40G\/100G<\/p><\/li><li><p><strong>codificaci\u00f3n 256B\/257B<\/strong> para arquitecturas avanzadas como 200G\/400G<\/p><\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Estos bloques de codificaci\u00f3n garantizan:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Transiciones de se\u00f1al suficientes para la recuperaci\u00f3n del reloj<\/p><\/li><li><p>Caracter\u00edsticas de corriente continua equilibradas<\/p><\/li><li><p>Inserci\u00f3n de s\u00edmbolos de control<\/p><\/li><li><p>Capacidad de detecci\u00f3n de errores<\/p><\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\"><strong>codificaci\u00f3n 64B\/66B<\/strong> es el esquema dominante en \u00f3ptica de alta velocidad debido a su bajo sobrecosto y alta eficiencia.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Marcadores de sincronizaci\u00f3n y alineaci\u00f3n<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Los enlaces de alta velocidad requieren que el receptor mantenga la alineaci\u00f3n de bits y tramas.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">La PCS proporciona:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Sincronizaci\u00f3n de bloques<\/p><\/li><li><p>Marcadores de alineaci\u00f3n (especialmente para sistemas de m\u00faltiples canales, como 40GBASE-R y 100GBASE-R)<\/p><\/li><li><p>Desviaci\u00f3n de canales (lane deskewing) en canales \u00f3pticos paralelos<\/p><\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Sin la l\u00f3gica de alineaci\u00f3n de la PCS, Ethernet de m\u00faltiples canales no podr\u00eda soportar una transferencia de datos determinista y estable.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Detecci\u00f3n de errores y control de estado inactivo<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">La capa PCS a\u00f1ade estructura que permite:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Verificaci\u00f3n de errores mediante la validez del bloque<\/p><\/li><li><p>Inserci\u00f3n de estados inactivos (idle) para la gesti\u00f3n del enlace<\/p><\/li><li><p>Conjuntos ordenados para la negociaci\u00f3n de enlaces (por ejemplo, \u201cFall\u00f3 local\u201d, \u201cFall\u00f3 remoto\u201d)<\/p><\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">La subcapa de codificaci\u00f3n f\u00edsica (PCS), por lo tanto, no solo formatea los datos, sino que tambi\u00e9n admite la supervisi\u00f3n del estado del enlace.<\/p>\n\n\n\n<figure class=\"wp-block-image aligncenter size-large\"><img decoding=\"async\" width=\"1024\" height=\"1024\" src=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/aa1a7d937f634330be77e395e37df361.jpg\" alt=\"PCS (Physical Coding Sublayer)\" class=\"wp-image-3570\" srcset=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/aa1a7d937f634330be77e395e37df361.jpg 1024w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/aa1a7d937f634330be77e395e37df361-300x300.jpg 300w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/aa1a7d937f634330be77e395e37df361-150x150.jpg 150w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/aa1a7d937f634330be77e395e37df361-768x768.jpg 768w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/aa1a7d937f634330be77e395e37df361-12x12.jpg 12w\" sizes=\"(max-width: 1024px) 100vw, 1024px\" \/><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\" >\u27a1\ufe0f PCS frente a PMA frente a PMD \u2014 C\u00f3mo trabajan juntas<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\" >Resumen: PCS \u2192 PMA \u2192 PMD<\/h3>\n\n\n\n<figure class=\"wp-block-table\">\n<table class=\"has-fixed-layout\">\n<colgroup><col style=\"width: 355px;\"\/><col style=\"min-width: 25px;\"\/><\/colgroup><tbody><tr><th colspan=\"1\" rowspan=\"1\" colwidth=\"355\"><p>Capa<\/p><\/th><th colspan=\"1\" rowspan=\"1\"><p>Funci\u00f3n<\/p><\/th><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"355\"><p><strong>PCS (Subcapa de codificaci\u00f3n f\u00edsica)<\/strong><\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Codificaci\u00f3n, alineaci\u00f3n y distribuci\u00f3n por canal<\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"355\"><p><a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/el\/glossary\/pma-physical-medium-attachment-ethernet-explained\/\"><strong>PMA (Acoplamiento del Medio F\u00edsico)<\/strong><\/a><\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Serializaci\u00f3n\/deserializaci\u00f3n y aleatorizaci\u00f3n<\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"355\"><p><a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/el\/glossary\/what-is-physical-medium-dependent-pmd\/\"><strong>PMD (Dependiente del Medio F\u00edsico)<\/strong><\/a><\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>Define el medio \u00f3ptico\/el\u00e9ctrico, las longitudes de onda y la modulaci\u00f3n<\/p><\/td><\/tr><\/tbody>\n<\/table>\n<\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">La PCS prepara bloques digitales.<br\/>La PMA serializa los bits.<br\/>La PMD interact\u00faa con el medio f\u00edsico, como fibra \u00f3ptica, cobre o backplane.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >\u27a1\ufe0f Por qu\u00e9 la PCS es fundamental en los transceptores \u00f3pticos modernos<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">M\u00f3dulos \u00f3pticos de alta velocidad, tales como <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/products\/476909.htm\"><strong>SFP+<\/strong><\/a><strong>, <\/strong><a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/products\/491606.htm\"><strong>SFP28<\/strong><\/a><strong>, <\/strong><a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/products\/491483.htm\"><strong>\u03a0\u03b1\u03c1\u03ac\u03b3\u03c9\u03b3\u03bf \u03a0\u03b1\u03c1\u03ac\u03b3\u03c9\u03b3\u03bf<\/strong><\/a><strong>, <\/strong><a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/products\/488452.htm\"><strong>QSFP28<\/strong><\/a><strong>, <\/strong><a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/products\/473139.htm\"><strong>QSFP56<\/strong><\/a>\u2014dependen de las funciones de la PCS para garantizar la interoperabilidad entre switches, routers y equipos de centros de datos.<\/p>\n\n\n\n<figure class=\"wp-block-image aligncenter size-large\"><img decoding=\"async\" width=\"1200\" height=\"712\" src=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/6af2399d28934f05bddfa8639d9fd6d5.webp\" alt=\"SFP+, SFP28, QSFP+, QSFP28, QSFP56 optical modules\" class=\"wp-image-3571\" srcset=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/6af2399d28934f05bddfa8639d9fd6d5.webp 1200w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/6af2399d28934f05bddfa8639d9fd6d5-300x178.webp 300w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/6af2399d28934f05bddfa8639d9fd6d5-1024x608.webp 1024w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/6af2399d28934f05bddfa8639d9fd6d5-768x456.webp 768w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/6af2399d28934f05bddfa8639d9fd6d5-18x12.webp 18w\" sizes=\"(max-width: 1200px) 100vw, 1200px\" \/><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Razones clave por las que la PCS es esencial en los transceptores \u00f3pticos:<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Garantizar una baja <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/el\/glossary\/understanding-what-is-bit-error-rate\/\">BER (Tasa de errores binarios)<\/a><\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Una codificaci\u00f3n eficiente de bloques y una alineaci\u00f3n precisa reducen los errores de transmisi\u00f3n y aumentan la fiabilidad del enlace.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Soportar arquitecturas multi-canal<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Los est\u00e1ndares 40GBASE-R y 100GBASE-R dependen fuertemente de la distribuci\u00f3n por canales (lane striping) y la l\u00f3gica de correcci\u00f3n de desfase (deskew) de la PCS.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Habilitar una mayor densidad de puertos<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">La eficiencia de codificaci\u00f3n (por ejemplo, 64B\/66B) minimiza la sobrecarga, permitiendo m\u00e1s ancho de banda por canal.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >Productos relacionados de LINK-PP<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">LINK-PP ofrece una amplia gama de <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-25432-optics-transceivers-sfp-modules.htm\">Transceptores \u00f3pticos<\/a> que operan con est\u00e1ndares Ethernet basados en la PCS de IEEE, incluidos:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p><a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-26192-10g-sfp.htm\"><strong>M\u00f3dulos SFP+ de 10 G<\/strong><\/a><\/p><\/li><li><p><a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-26225-25g-sfp28.htm\"><strong>Transceptores SFP28 de 25 G<\/strong><\/a><\/p><\/li><li><p><strong>40G\/100G <\/strong><a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/products\/491483.htm\"><strong>\u03a0\u03b1\u03c1\u03ac\u03b3\u03c9\u03b3\u03bf \u03a0\u03b1\u03c1\u03ac\u03b3\u03c9\u03b3\u03bf<\/strong><\/a><strong> \/ <\/strong><a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/products\/488452.htm\"><strong>M\u00f3dulos QSFP28<\/strong><\/a><\/p><\/li><li><p><a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/products\/476909.htm\"><strong>Transceptores \u00f3pticos de grado industrial<\/strong><\/a><\/p><\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Estos m\u00f3dulos est\u00e1n dise\u00f1ados para garantizar compatibilidad, bajo rendimiento de BER y funcionamiento estable en PHYs Ethernet basados en PCS.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >\u27a1\ufe0f La PCS en distintos est\u00e1ndares Ethernet<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\" >\u25b7 PCS en Ethernet de 10 Gigabits (10GBASE-R)<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>\u03a7\u03c1\u03ae\u03c3\u03b5\u03b9\u03c2 <strong>codificaci\u00f3n 64B\/66B<\/strong> Codificaci\u00f3n<\/p><\/li><li><p>Define la detecci\u00f3n de bloqueo y la detecci\u00f3n de marcadores<\/p><\/li><li><p>Optimizada para transmisi\u00f3n \u00f3ptica de largo alcance<\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >\u25b7 PCS en Ethernet de 25 G (25GBASE-R)<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Conserva la codificaci\u00f3n 64B\/66B<\/p><\/li><li><p>Incorpora una integraci\u00f3n mejorada de FEC (correcci\u00f3n de errores hacia adelante)<\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >\u25b7 PCS en Ethernet de 40G\/100G (40GBASE-R \/ 100GBASE-R)<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Introduce la multiplexaci\u00f3n por canales con marcadores de alineaci\u00f3n<\/p><\/li><li><p>Fundamental para mantener la estabilidad en canales de fibra paralelos<\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >\u25b7 PCS en arquitecturas superiores a 100 G<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Las mejoras de IEEE 802.3bs y 802.3cd introducen:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Tama\u00f1os de bloque mayores<\/p><\/li><li><p><a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/el\/glossary\/what-is-pam4-four-level-pulse-amplitude-modulation-basics\/\">PAM4 \u03bc\u03bf\u03b4\u03cd\u03bb\u03c9\u03c3\u03b7<\/a> (manejado en PMA\/PMD pero coordinado con PCS)<\/p><\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\" >\u27a1\ufe0f Aplicaciones en las que PCS desempe\u00f1a un papel cr\u00edtico<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\" >\u25cf Centros de datos<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Las redes spine-leaf de alto rendimiento dependen de PCS para la comunicaci\u00f3n sin p\u00e9rdidas entre conmutadores.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >\u25cf Ethernet de operador y metropolitano<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">PCS ayuda a mantener la integridad de la se\u00f1al en enlaces \u00f3pticos de largo alcance.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >\u25cf Ethernet industrial<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Una codificaci\u00f3n PCS estable es esencial para el tr\u00e1fico determinista en entornos hostiles.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >\u27a1\ufe0f Conclusi\u00f3n<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">\u03a4\u03bf \/ \u0397 \/ \u039f <strong>Subcapa de codificaci\u00f3n f\u00edsica (PCS)<\/strong> es un elemento fundamental de la arquitectura PHY de Ethernet, que posibilita una codificaci\u00f3n fiable de los datos, sincronizaci\u00f3n y alineaci\u00f3n tanto en transmisi\u00f3n por cobre como por fibra \u00f3ptica. A medida que las velocidades de datos escalan hasta 100 G, 200 G y 400 G, PCS sigue evolucionando para soportar esquemas de codificaci\u00f3n avanzados y dise\u00f1os multin\u00facleo.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Para los integradores de sistemas, ingenieros de centros de datos y fabricantes de equipos originales (OEM), comprender PCS ayuda a garantizar la selecci\u00f3n adecuada de transceptores, componentes PHY y equipos de red, mejorando as\u00ed el rendimiento del enlace, la interoperabilidad y la fiabilidad general de la red.<\/p>","protected":false},"excerpt":{"rendered":"<p>Aprenda qu\u00e9 es el PCS (subcapa de codificaci\u00f3n f\u00edsica), c\u00f3mo posibilita una transmisi\u00f3n Ethernet fiable y por qu\u00e9 es relevante para transceptores \u00f3pticos de alta velocidad y el dise\u00f1o de redes.<\/p>","protected":false},"author":1,"featured_media":3572,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[27],"tags":[24,26],"class_list":["post-3573","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-glossary","tag-link-pp","tag-optics-transceivers"],"blocksy_meta":[],"acf":[],"_links":{"self":[{"href":"https:\/\/resourceslp.szlogic.cn\/el\/wp-json\/wp\/v2\/posts\/3573","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/resourceslp.szlogic.cn\/el\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/resourceslp.szlogic.cn\/el\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/el\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/el\/wp-json\/wp\/v2\/comments?post=3573"}],"version-history":[{"count":5,"href":"https:\/\/resourceslp.szlogic.cn\/el\/wp-json\/wp\/v2\/posts\/3573\/revisions"}],"predecessor-version":[{"id":10822,"href":"https:\/\/resourceslp.szlogic.cn\/el\/wp-json\/wp\/v2\/posts\/3573\/revisions\/10822"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/el\/wp-json\/wp\/v2\/media\/3572"}],"wp:attachment":[{"href":"https:\/\/resourceslp.szlogic.cn\/el\/wp-json\/wp\/v2\/media?parent=3573"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/el\/wp-json\/wp\/v2\/categories?post=3573"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/el\/wp-json\/wp\/v2\/tags?post=3573"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}