{"id":3451,"date":"2025-12-04T14:59:00","date_gmt":"2025-12-04T14:59:00","guid":{"rendered":"https:\/\/lp.szlogic.cn\/glossary\/decision-feedback-equalizer-dfe-technical-overview\/"},"modified":"2026-06-22T04:19:57","modified_gmt":"2026-06-22T04:19:57","slug":"decision-feedback-equalizer-dfe-technical-overview","status":"publish","type":"post","link":"https:\/\/resourceslp.szlogic.cn\/el\/glossary\/decision-feedback-equalizer-dfe-technical-overview","title":{"rendered":"\u039c\u03b9\u03b1 \u03a0\u03b5\u03c1\u03b9\u03ae\u03b3\u03b7\u03c3\u03b7 \u03c3\u03c4\u03bf \u0394\u03b5\u03ba\u03c4\u03b9\u03ba\u03cc \u03a0\u03b5\u03c1\u03b9\u03bf\u03c1\u03b9\u03c3\u03bc\u03ad\u03bd\u03bf \u0395\u03be\u03b1\u03b3\u03b3\u03ad\u03bb\u03b9\u03c3\u03bc\u03b1 (DFE)"},"content":{"rendered":"
\"A<\/figure>\n\n\n\n

En las comunicaciones digitales de alta velocidad\u2014donde las tasas de datos alcanzan 25 Gbps, 50 Gbps y m\u00e1s\u2014la integridad de la se\u00f1al transmitida se ve constantemente afectada por el canal f\u00edsico (pistas de PCB, cables de cobre). Este desaf\u00edo se manifiesta principalmente como Interferencia entre s\u00edmbolos (ISI)<\/strong><\/a>.<\/p>\n\n\n\n

La interferencia entre s\u00edmbolos (ISI) ocurre cuando la energ\u00eda de un s\u00edmbolo de datos actualmente transmitido \u201cse derrama\u201d e interfiere con el muestreo de s\u00edmbolos posteriores. Este fen\u00f3meno, que degrada la diagrama de ojo<\/strong> al reducir tanto su altura como su anchura, es la causa principal de una tasa elevada de \u00edndice de errores de bit (BER)<\/strong><\/a>.<\/p>\n\n\n\n

Aunque el ecualizador lineal de tiempo continuo (CTLE)<\/a> es altamente eficaz para compensar la atenuaci\u00f3n dependiente de la frecuencia (p\u00e9rdida del canal), puede introducir realce de ruido. Para lograr un rendimiento m\u00e1ximo y eliminar la ISI residual de larga cola, se requiere una soluci\u00f3n m\u00e1s sofisticada y, no lineal<\/strong> : el ecualizador con retroalimentaci\u00f3n de decisiones (DFE)<\/strong>.<\/p>\n\n\n\n

\u2b50 \u00bfQu\u00e9 es un ecualizador con retroalimentaci\u00f3n de decisiones (DFE)?<\/h2>\n\n\n\n

A ecualizador con retroalimentaci\u00f3n de decisiones (DFE)<\/strong> es una t\u00e9cnica de ecualizaci\u00f3n digital o mixta utilizada en enlaces seriales de alta velocidad y transceptores \u00f3pticos para eliminar interferencia entre s\u00edmbolos post-cursor (ISI)<\/strong>.<\/p>\n\n\n\n

A diferencia de los ecualizadores lineales, como el CTLE, que operan en el dominio anal\u00f3gico, el DFE funciona despu\u00e9s de que la se\u00f1al ha sido convertida en s\u00edmbolos digitales mediante un comparador (slicing)<\/strong>, utilizando decisiones previas sobre s\u00edmbolos para cancelar la distorsi\u00f3n causada por bits anteriores que interfieren con los posteriores.<\/p>\n\n\n\n

El DFE se ha convertido en un bloque cr\u00edtico en los receptores SerDes modernos y m\u00f3dulos \u00f3pticos<\/a> (incluidos los transceptores SFP+, SFP28, QSFP28 y de 100G\/200G\/400G).<\/p>\n\n\n\n

\u2b50 \u00bfPor qu\u00e9 se necesita el DFE? \u2014 Comprensi\u00f3n de la ISI post-cursor<\/h2>\n\n\n\n

\u25b7 \u00bfQu\u00e9 es la ISI?<\/h3>\n\n\n\n

Interferencia entre s\u00edmbolos<\/a> ocurre cuando un ancho de banda limitado del canal, reflexiones o dispersi\u00f3n hacen que la cola de la forma de onda de un bit se derrame en el per\u00edodo del bit siguiente.<\/p>\n\n\n\n

\u25b7 ISI post-cursor (problema central que resuelve el DFE)<\/h3>\n\n\n\n

La ISI post-cursor es la distorsi\u00f3n causada por bits anteriores que interfieren con el bit actual<\/strong> en el punto de muestreo del receptor.<\/p>\n\n\n\n

Esta distorsi\u00f3n:<\/p>\n\n\n\n