{"id":3798,"date":"2025-11-18T00:00:00","date_gmt":"2025-11-18T00:00:00","guid":{"rendered":"https:\/\/lp.szlogic.cn\/glossary\/serdes-interfaces-high-speed-data-transfer-and-signal-integrity\/"},"modified":"2026-06-22T05:00:01","modified_gmt":"2026-06-22T05:00:01","slug":"serdes-interfaces-high-speed-data-transfer-and-signal-integrity","status":"publish","type":"post","link":"https:\/\/resourceslp.szlogic.cn\/de\/glossary\/serdes-interfaces-high-speed-data-transfer-and-signal-integrity","title":{"rendered":"Verst\u00e4ndnis von SERDES: So funktionieren Serializer\/Deserializer-Schnittstellen"},"content":{"rendered":"<figure class=\"wp-block-image aligncenter size-large\"><img fetchpriority=\"high\" decoding=\"async\" width=\"1200\" height=\"712\" src=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cb4a0eb5eb7f42c39e00ee5ff87aad50.webp\" alt=\"Understanding SERDES: How Serializer\/Deserializer Interfaces Work\" class=\"wp-image-3794\" srcset=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cb4a0eb5eb7f42c39e00ee5ff87aad50.webp 1200w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cb4a0eb5eb7f42c39e00ee5ff87aad50-300x178.webp 300w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cb4a0eb5eb7f42c39e00ee5ff87aad50-1024x608.webp 1024w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cb4a0eb5eb7f42c39e00ee5ff87aad50-768x456.webp 768w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cb4a0eb5eb7f42c39e00ee5ff87aad50-18x12.webp 18w\" sizes=\"(max-width: 1200px) 100vw, 1200px\" \/><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Hochgeschwindigkeits-Kommunikationssysteme \u2013 von Ethernet-Switches bis hin zu optischen Transceivern \u2013 basieren auf einer internen Technologie, die die meisten Ingenieure t\u00e4glich nutzen, aber selten direkt sehen: <strong>SERDES<\/strong>, kurz f\u00fcr <strong>Serializer\/Deserializer<\/strong>. W\u00e4hrend sich Datenraten von 10\u00a0G auf 800\u00a0G erh\u00f6hen, ist SERDES zu einem grundlegenden Baustein geworden, der eine zuverl\u00e4ssige \u00dcbertragung \u00fcber hochgeschwindigkeitsf\u00e4hige elektrische und optische Verbindungen erm\u00f6glicht.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Dieser Artikel bietet einen klaren, technisch pr\u00e4zisen \u00dcberblick \u00fcber die SERDES-Architektur, ihre Funktionsweise und ihre Einsatzgebiete unter Bezugnahme auf ma\u00dfgebliche Quellen wie <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/de\/knowledge-center\/ieee-802-3-ethernet-standard-explained\/\">IEEE 802.3-Standards<\/a> und moderne Hochgeschwindigkeits-I\/O-Designprinzipien.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Wichtige Erkenntnisse<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>SERDES-Technologie wandelt parallele Daten in einen Hochgeschwindigkeits-Seriendatenstrom um und erm\u00f6glicht so einen effizienten Datentransfer zwischen Ger\u00e4ten.<\/p><\/li><li><p>Durch den Einsatz von SERDES verringert sich die Anzahl der f\u00fcr die Kommunikation erforderlichen Leitungen, was das Leiterplattendesign vereinfacht und die Kosten senkt.<\/p><\/li><li><p>SERDES verbessert die Signalintegrit\u00e4t durch differentielles Signaling und minimiert so St\u00f6rungen und elektromagnetische Interferenzen.<\/p><\/li><li><p>Diese Technologie unterst\u00fctzt Hochgeschwindigkeitsanwendungen in Rechenzentren, Fahrzeugsystemen und leistungsstarken Rechnersystemen und erf\u00fcllt damit die stetig steigenden Anforderungen an die Hochgeschwindigkeits-Daten\u00fcbertragung.<\/p><\/li><li><p>Das Verst\u00e4ndnis von SERDES hilft Ihnen, zuverl\u00e4ssigere und effizientere Systeme zu entwerfen und dadurch die Gesamtleistung in Hochgeschwindigkeitsumgebungen zu verbessern.<\/p><\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\" >Was ist SERDES?<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">A <strong>SERDES (Serializer\/Deserializer)<\/strong> ist ein Hochgeschwindigkeits-Schnittstellenbaustein, der <strong>parallele Daten in serielle Daten<\/strong> zur \u00dcbertragung umwandelt und diese anschlie\u00dfend auf der Empf\u00e4ngerseite wieder in <strong>parallele Daten<\/strong> zur\u00fcckkonvertiert.<br\/>Sein zentraler Zweck besteht darin, eine <strong>breitbandige Kommunikation zu unterst\u00fctzen, w\u00e4hrend gleichzeitig die Anzahl der Anschl\u00fcsse (Pin Count), Laufzeitunterschiede (Skew) und Probleme mit der Signalintegrit\u00e4t minimiert werden.<\/strong>.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Statt breiter paralleler Busse \u2013 die Dutzende von Leitungen erfordern und gro\u00dfe Skew-Budgets erzeugen \u2013 \u00fcbertr\u00e4gt SERDES Daten \u00fcber <strong>eine oder wenige Hochgeschwindigkeits-Differenzialleitungen.<\/strong>. Dadurch verringert sich die Komplexit\u00e4t der Leiterplatte und es wird eine deutlich h\u00f6here Durchsatzrate erm\u00f6glicht.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >Warum ist SERDES f\u00fcr die Hochgeschwindigkeits-Daten\u00fcbertragung entscheidend?<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Moderne Systeme m\u00fcssen massive Bandbreite mit geringem Stromverbrauch, geringer Latenz und hoher Signalintegrit\u00e4t unterst\u00fctzen. SERDES l\u00f6st zentrale Einschr\u00e4nkungen herk\u00f6mmlicher paralleler Schnittstellen:<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Einschr\u00e4nkungen paralleler Busse<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Erfordern viele I\/O-Pins<\/p><\/li><li><p>Komplexe PCB-Routing-Anforderungen<\/p><\/li><li><p>Starke Taktskew bei mehrere GHz hohen Taktraten<\/p><\/li><li><p>H\u00f6her <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/de\/glossary\/what-is-electromagnetic-interference\/\">EMI<\/a> et <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/de\/glossary\/crosstalk-definition-causes-types-effects\/\">\u00dcbersprechen<\/a><\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >Vorteile von SERDES<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Uses <strong>Weniger Differenzialpaare<\/strong><\/p><\/li><li><p>Unterst\u00fctzt <strong>Mehr-Gigabit-<\/strong> \u00dcbertragung<\/p><\/li><li><p>Erm\u00f6glicht gr\u00f6\u00dfere Reichweiten auf Leiterplatten, Backplanes und Glasfaser<\/p><\/li><li><p>Integriert fortschrittliche Equalisierung und Clock Data Recovery (CDR)<\/p><\/li><li><p>Reduziert den gesamten Systemstromverbrauch und die Kosten<\/p><\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Daher wird SERDES in nahezu allen Hochgeschwindigkeitsstandards eingesetzt, darunter Ethernet, <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/de\/glossary\/what-is-pcl-express-pcie\/\">PCIe<\/a>, CPRI\/eCPRI, JESD204C sowie optische Module wie <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-26192-10g-sfp.htm\"><strong>SFP+<\/strong><\/a><strong> et <\/strong><a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-26153-40g-qsfp.htm\"><strong>QSFP+<\/strong><\/a>.<\/p>\n\n\n\n<figure class=\"wp-block-image aligncenter size-large\"><img decoding=\"async\" width=\"1200\" height=\"712\" src=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/d852c13dec9d4530894c7416cbe7afdd.webp\" alt=\"What Is SERDES?\" class=\"wp-image-3795\" srcset=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/d852c13dec9d4530894c7416cbe7afdd.webp 1200w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/d852c13dec9d4530894c7416cbe7afdd-300x178.webp 300w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/d852c13dec9d4530894c7416cbe7afdd-1024x608.webp 1024w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/d852c13dec9d4530894c7416cbe7afdd-768x456.webp 768w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/d852c13dec9d4530894c7416cbe7afdd-18x12.webp 18w\" sizes=\"(max-width: 1200px) 100vw, 1200px\" \/><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\" >Funktionsweise eines SERDES (Architektur\u00fcbersicht)<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Eine SERDES-Verbindung besteht aus einem <strong>Sender (TX)<\/strong> et <strong>und einem Empf\u00e4nger (RX)<\/strong> mit mehreren wesentlichen Funktionsbl\u00f6cken.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >1 Senderpfad<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p><strong>Paralleler Eingang<\/strong> (z.\u202fB. 8, 16, 32 Bit)<\/p><\/li><li><p><strong>Seriellwandler (Serializer)<\/strong><\/p><\/li><li><p><strong>Codierung<\/strong> (8b\/10b, 64b\/66b oder PAM4-Modulation)<\/p><\/li><li><p><strong>Pre-Emphasis \/ Equalisierung<\/strong><\/p><\/li><li><p>Server HBAs (Host Bus Adapters) <strong>Serieller Ausgang<\/strong> \u00fcber ein Differenzialpaar<\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >2 Empf\u00e4ngerpfd<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p><strong>Hochgeschwindigkeits-serieller Eingang<\/strong><\/p><\/li><li><p><a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/de\/glossary\/clock-and-data-recovery-in-modern-communication-systems\/\"><strong>Clock Data Recovery (CDR)<\/strong><\/a><\/p><\/li><li><p><strong>Equalisierung (CTLE\/DFE\/FIR-Filter)<\/strong><\/p><\/li><li><p><strong>Parallelwandler (Deserializer)<\/strong><\/p><\/li><li><p><strong>Paralleler Ausgang<\/strong> an die Host-ICs<\/p><\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Gemeinsam erm\u00f6glichen diese eine \u00dcbertragung mit <strong>10\u202fG, 25\u202fG, 50\u202fG, 112\u202fG PAM4<\/strong>, und dar\u00fcber hinaus.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >SERDES in QSFP+-optischen Transceivern<\/h2>\n\n\n\n<figure class=\"wp-block-image aligncenter size-large\"><img decoding=\"async\" width=\"1200\" height=\"712\" src=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cd651e491893415f957e92cd79a64e69.webp\" alt=\"QSFP+ Optical Transceivers\" class=\"wp-image-3796\" srcset=\"https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cd651e491893415f957e92cd79a64e69.webp 1200w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cd651e491893415f957e92cd79a64e69-300x178.webp 300w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cd651e491893415f957e92cd79a64e69-1024x608.webp 1024w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cd651e491893415f957e92cd79a64e69-768x456.webp 768w, https:\/\/resourceslp.szlogic.cn\/wp-content\/uploads\/2026\/05\/cd651e491893415f957e92cd79a64e69-18x12.webp 18w\" sizes=\"(max-width: 1200px) 100vw, 1200px\" \/><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">40\u202fG QSFP+-Transceiver wie der <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/products\/491483.htm\"><strong>LINK-PP LQ-SW40-SR4C<\/strong><\/a> setzen intern stark auf SERDES-Technologie.<br\/>Gem\u00e4\u00df dem<a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/de\/knowledge-center\/what-is-ieee-802-3ba-standard\/\"> IEEE 802.3ba<\/a> Standard verwendet ein QSFP+-Modul:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p><strong>4 \u00d7 10,3125\u202fGbps elektrische SERDES-Lanes<\/strong><\/p><\/li><li><p>Definiert durch die <a target=\"_blank\" rel=\"\" href=\"https:\/\/resourceslp.szlogic.cn\/de\/knowledge-center\/xlppi-electrical-interface-in-40g-qsfp-plus-modules-explained\/\"><strong>XLPPI<\/strong><\/a><strong> (40\u202fG Extended Four-Lane Parallel Physical Interface)<\/strong><\/p><\/li><li><p>Abgebildet auf <strong>4 optische Lanes<\/strong> f\u00fcr 40GBASE-SR4<\/p><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\" >SERDES-Funktionen innerhalb des Moduls<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><p>Wandelt die vom Host bereitgestellten <strong>elektrischen SERDES-Lanes<\/strong> in optische Modulation um<\/p><\/li><li><p>Verwaltet CDR f\u00fcr jede Lane<\/p><\/li><li><p>Stellt Link-Stabilit\u00e4t \u00fcber Temperatur- und Spannungsschwankungen hinweg sicher<\/p><\/li><li><p>Arbeiten mit paralleler Optik f\u00fcr Kurzstrecken-Glasfaseranbindungen<\/p><\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Daher bestimmt die SERDES-Leistung die Signalintegrit\u00e4t, Jitter-Toleranz und allgemeine Link-Qualit\u00e4t des Moduls.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >H\u00e4ufige SERDES-Anwendungen<\/h2>\n\n\n\n<figure class=\"wp-block-table\">\n<table class=\"has-fixed-layout\">\n<colgroup><col style=\"width: 288px;\"\/><col style=\"min-width: 25px;\"\/><\/colgroup><tbody><tr><th colspan=\"1\" rowspan=\"1\" colwidth=\"288\"><p>Anwendungstyp<\/p><\/th><th colspan=\"1\" rowspan=\"1\"><p>SERDES-basierte Standards<\/p><\/th><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"288\"><p><strong>Rechenzentrum-Ethernet<\/strong><\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>10G\/25G\/40G\/100G\/400G-Ethernet<\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"288\"><p><a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-25432-optics-transceivers-sfp-modules.htm\"><strong>Optische Module<\/strong><\/a><\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>SFP+, QSFP+, QSFP28, QSFP-DD<\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"288\"><p><strong>Backplane &amp; Chip-zu-Chip<\/strong><\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>PCI Express, SAS\/SATA<\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"288\"><p><strong>Telekommunikation \/ Drahtloskommunikation<\/strong><\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>CPRI, eCPRI, Funkeinheiten<\/p><\/td><\/tr><tr><td colspan=\"1\" rowspan=\"1\" colwidth=\"288\"><p><a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-26454-dac-aoc-aec-cables.htm\"><strong>Hochgeschwindigkeits-ADC\/DAC<\/strong><\/a><\/p><\/td><td colspan=\"1\" rowspan=\"1\"><p>JESD204B \/ JESD204C<\/p><\/td><\/tr><\/tbody>\n<\/table>\n<\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Jedes System, das Daten mit Multi-Gigabit-Geschwindigkeit \u00fcbertr\u00e4gt, setzt irgendwo in seiner Signalpfadarchitektur auf einen SERDES.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >Zusammenfassung<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">SERDES ist eine der kritischsten Technologien in modernen Netzwerken. Durch die effiziente Hochgeschwindigkeits-Seriell\u00fcbertragung bildet es die Grundlage optischer Ethernet-Module, Switching-Fabriken in Rechenzentren, Chip-zu-Chip-Verbindungen und Kommunikationssystemen der n\u00e4chsten Generation.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Produkte wie <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/products\/491483.htm\"><strong>LINK-PPs LQ-SW40-SR4C QSFP+-Modul<\/strong><\/a> setzen auf fortschrittliches SERDES-Design, um stabile 40-G-Leistung mit hervorragender Interoperabilit\u00e4t und langfristiger Zuverl\u00e4ssigkeit zu liefern.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\" >FAQ<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\" >\u2666 Wof\u00fcr steht SERDES?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">SERDES steht f\u00fcr Serializer\/Deserializer. Damit wandeln Sie parallele Daten in serielle Daten f\u00fcr die \u00dcbertragung um und anschlie\u00dfend wieder in parallele Daten am Empf\u00e4nger.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >\u2666 Was ist der Hauptvorteil der Verwendung von SERDES?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Sie reduzieren die Anzahl der ben\u00f6tigten Leitungen und Anschl\u00fcsse f\u00fcr die Hochgeschwindigkeitsdaten\u00fcbertragung. Dadurch werden Ihre Leiterplatten einfacher und die Signalqualit\u00e4t verbessert.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >\u2666 Welche Codierungsverfahren verwenden SERDES-Schnittstellen?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Sie sehen h\u00e4ufig Codierungsschemata wie 8b\/10b, 64b\/66b und PAM4. Diese tragen zur Aufrechterhaltung der Datenintegrit\u00e4t bei und unterst\u00fctzen die Taktr\u00fcckgewinnung.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >\u2666 Welche Anwendungen nutzen SERDES-Technologie?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">SERDES finden sich in Rechenzentren, <a target=\"_blank\" rel=\"\" href=\"https:\/\/www.l-p.com\/store-25432-optics-transceivers-sfp-modules.htm\">optische module<\/a>, Chip-zu-Chip-Verbindungen und Hochgeschwindigkeitsschnittstellen wie Ethernet und PCI Express.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >\u2666 Was ist Differenzialsignalaufnahme bei SERDES?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Bei der Differenzialsignalaufnahme werden f\u00fcr jedes Signal zwei Leitungen verwendet. Dadurch erzielen Sie eine bessere St\u00f6rfestigkeit und geringere elektromagnetische Interferenz, was die Zuverl\u00e4ssigkeit Ihrer Daten erh\u00f6ht.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\" >Siehe auch<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\"><a target=\"_blank\" href=\"https:\/\/resourceslp.szlogic.cn\/de\/glossary\/ddm-dom-in-optical-transceivers\/\">Die Bedeutung der digitalen \u00dcberwachung in optischen Transceivern<\/a><\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><a target=\"_blank\" href=\"https:\/\/resourceslp.szlogic.cn\/de\/knowledge-center\/single-fiber-vs-dual-fiber-transceivers\/\">Wichtige Unterschiede zwischen Einfasern- und Zweifasern-Transceivern<\/a><\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><a target=\"_blank\" href=\"https:\/\/resourceslp.szlogic.cn\/de\/optical-transceiver-terminology-guide\/\">Grundlegende Begriffe zum Verst\u00e4ndnis optischer Transceiver<\/a><\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><a target=\"_blank\" href=\"https:\/\/resourceslp.szlogic.cn\/de\/knowledge-center\/optical-transceivers-vs-fiber-converters\/\">Vergleich optischer Transceiver und Fasermittelkonverter<\/a><\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><a target=\"_blank\" href=\"https:\/\/resourceslp.szlogic.cn\/de\/knowledge-center\/how-optical-transceivers-transmit-data\/\">Der Daten\u00fcbertragungsprozess bei optischen Transceivern<\/a><\/p>","protected":false},"excerpt":{"rendered":"<p>SERDES-Schnittstellen wandeln parallele Daten in serielle Signale um, um eine hochgeschwindigkeitsf\u00e4hige, zuverl\u00e4ssige \u00dcbertragung zu erm\u00f6glichen, wodurch die Verkabelung reduziert und die Signalintegrit\u00e4t in elektronischen Ger\u00e4ten verbessert wird.<\/p>","protected":false},"author":1,"featured_media":3797,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[27],"tags":[14,18,19,26],"class_list":["post-3798","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-glossary","tag-10g-sfp-transceivers","tag-40g-qsfp-transceivers","tag-aoc-dac-cables","tag-optics-transceivers"],"blocksy_meta":[],"acf":[],"_links":{"self":[{"href":"https:\/\/resourceslp.szlogic.cn\/de\/wp-json\/wp\/v2\/posts\/3798","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/resourceslp.szlogic.cn\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/resourceslp.szlogic.cn\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/de\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/de\/wp-json\/wp\/v2\/comments?post=3798"}],"version-history":[{"count":5,"href":"https:\/\/resourceslp.szlogic.cn\/de\/wp-json\/wp\/v2\/posts\/3798\/revisions"}],"predecessor-version":[{"id":10872,"href":"https:\/\/resourceslp.szlogic.cn\/de\/wp-json\/wp\/v2\/posts\/3798\/revisions\/10872"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/de\/wp-json\/wp\/v2\/media\/3797"}],"wp:attachment":[{"href":"https:\/\/resourceslp.szlogic.cn\/de\/wp-json\/wp\/v2\/media?parent=3798"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/de\/wp-json\/wp\/v2\/categories?post=3798"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/resourceslp.szlogic.cn\/de\/wp-json\/wp\/v2\/tags?post=3798"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}