PCS (Physical Coding Sublayer): Eine vollständige technische Übersicht

The Physikalische Codierschicht (PCS) ist eine kritische Komponente des Ethernet Physikalschicht (PHY), sitzt zwischen der Reconciliation-Sublayer (RS) und die Physikalische Medium-Anbindung (PMA). Ihre zentrale Aufgabe besteht darin, digitale Daten in ein Format umzuwandeln, das zuverlässig über Kupfer- oder optische Medien übertragen werden kann – selbst bei extrem hohen Geschwindigkeiten wie 10G, 25G, 40G, 100G und darüber hinaus.

Der PCS hat sich durch zahlreiche IEEE 802.3 Änderungen erheblich weiterentwickelt und unterstützt zunehmend komplexere Codierungsschemata, um Synchronisation, Fehlererkennung und Übertragungseffizienz in modernen Netzwerken sicherzustellen.

➡️ Was ist der PCS im Ethernet?

The Physikalische Codierschicht definiert die für die Codierung, Decodierung, Ausrichtung und Steuerung erforderlichen Mechanismen, bevor Signale serialisiert und an die PMA gesendet werden. Er stellt sicher, dass Binärdaten aus höheren Schichten korrekt für das elektrische oder optische Medium strukturiert sind.

Vereinfacht ausgedrückt bereitet der PCS die Daten für den Transport vor.

➡️ Wichtige Funktionen des PCS

Leitungscodierung und Blockcodierung

Der PCS implementiert je nach Ethernet-Generation spezifische Codierungsschemata:

• 8B/10B für frühes Gigabit-Ethernet

• 64B/66B für 10G/25G/40G/100G-Ethernet

• 256B/257B für fortgeschrittene Architekturen wie 200G/400G

Diese Codierungsblöcke gewährleisten:

• ausreichende Signalübergänge für die Taktrückgewinnung

• ausgeglichene DC-Kennwerte

• Einfügung von Steuersymbolen

• Fehlererkennungsfunktionen

64B/66B ist das dominierende Schema in Hochgeschwindigkeitsoptik aufgrund geringer Overhead-Kosten und hoher Effizienz.

Synchronisation und Ausrichtungsmarker

Hochgeschwindigkeitsverbindungen erfordern, dass der Empfänger Bit- und Frame-Ausrichtung beibehält.

Der PCS bietet:

• Block-Synchronisation

• Ausrichtungsmarker (insbesondere für Mehrkanalsysteme wie 40GBASE-R, 100GBASE-R)

• Lane-Deskewing über parallele optische Lanes hinweg

Ohne die Ausrichtungslogik des PCS könnte Ethernet mit mehreren Lanes keine deterministische und stabile Datenübertragung unterstützen.

Fehlererkennung und Idle-Steuerung

Die PCS-Schicht fügt Struktur hinzu, die Folgendes ermöglicht:

• Fehlerprüfung mittels Block-Gültigkeit

• Einfügung von Idle-Zuständen für das Link-Management

• Geordnete Mengen für die Link-Verhandlung (z. B. “Lokaler Fehler”, “Entfernter Fehler”)

Die PCS formatiert daher nicht nur Daten – sie unterstützt auch die Überwachung der Verbindungsintegrität.

➡️ PCS vs. PMA vs. PMD – So arbeiten sie zusammen

PCS → PMA → PMD – Übersicht

Schicht	Funktion
PCS (Physical Coding Sublayer)	Codierung, Ausrichtung, Kanalverteilung
PMA (Physikalische Medienanbindung)	Seriellisierung/Deserialisierung, Störungscodierung (Scrambling)
PMD (Medienabhängige physikalische Schicht)	Definiert optische/elektrische Übertragungsmedien, Wellenlängen und Modulationsverfahren

Die PCS bereitet digitale Blöcke vor.
Die PMA serialisiert die Bits.
Die PMD interagiert mit dem physikalischen Übertragungsmedium, z. B. Glasfaser, Kupfer oder Backplane.

➡️ Warum die PCS in modernen optischen Transceivern wichtig ist

Hochgeschwindigkeitsoptikmodule – wie z. B. SFP+, SFP28, QSFP+, QSFP28, QSFP56– setzen auf PCS-Funktionen, um Interoperabilität zwischen Switches, Routern und Data-Center-Ausrüstung zu gewährleisten.

Wichtige Gründe, warum die PCS in optischen Transceivern unverzichtbar ist:

Gewährleistung einer niedrigen BER (Bitfehlerrate)

Effiziente Blockcodierung und -ausrichtung reduzieren Übertragungsfehler und erhöhen die Zuverlässigkeit der Verbindung.

Unterstützung mehrkanaliger Architekturen

40GBASE-R und 100GBASE-R stützen sich stark auf PCS-Kanal-Streifung (lane striping) und Deskew-Logik.

Ermöglichung höherer Anschlussdichte

Codierungseffizienz (z. B. 64B/66B) minimiert Overhead und ermöglicht mehr Bandbreite pro Kanal.

Verwandte LINK-PP-Produkte

LINK-PP bietet eine breite Palette an Optische Transceiver die mit IEEE-PCS-basierten Ethernet-Standards kompatibel sind, darunter:

• 10G-SFP+-Module

• 25G-SFP28-Transceiver

• 40G/100G QSFP+ / QSFP28-Module

• Industrielle optische Transceiver

Diese Module sind für Kompatibilität, niedrige Bitfehlerrate (BER) und stabile Funktion über PCS-basierte Ethernet-PHYs konzipiert.

➡️ Die PCS in verschiedenen Ethernet-Standards

▷ PCS im 10-Gigabit-Ethernet (10GBASE-R)

• Uses 64B/66B Codierung

• Definiert Block-Synchronisation (block lock) und Markerdetektion

• Optimiert für Langstrecken-Optikübertragung

▷ PCS im 25-Gigabit-Ethernet (25GBASE-R)

• Behält 64B/66B bei

• Führt eine verbesserte FEC-Integration (Forward Error Correction) ein

▷ PCS im 40G/100G-Ethernet (40GBASE-R / 100GBASE-R)

• Führt Kanalmultiplexierung mit Ausrichtungsmarkern ein

• Von entscheidender Bedeutung für die Stabilität über parallele Glasfaserverbindungen

▷ PCS in Architekturen über 100 Gbit/s hinaus

IEEE-802.3bs- und 802.3cd-Erweiterungen führen ein:

• Größere Blockgrößen

• PAM4-Modulation (wird auf PMA/PMD-Ebene verarbeitet, jedoch in Abstimmung mit der PCS)

➡️ Anwendungen, in denen die PCS eine kritische Rolle spielt

● Rechenzentren

Hochdurchsatz-Spine-Leaf-Netzwerke setzen auf die PCS für verlustfreie Kommunikation zwischen Switches.

● Carrier- und Metro-Ethernet

Die PCS trägt dazu bei, die Signalintegrität über optische Langstreckenverbindungen zu bewahren.

● Industrieller Ethernet

Eine stabile PCS-Codierung ist entscheidend für deterministischen Datenverkehr in rauen Umgebungen.

➡️ Fazit

The Physikalische Codierschicht (PCS) ist ein grundlegendes Element der Ethernet-PHY-Architektur und ermöglicht eine zuverlässige Datenkodierung, Synchronisation und Ausrichtung sowohl bei Kupfer- als auch bei optischen Übertragungen. Mit steigenden Datenraten bis hin zu 100 G, 200 G und 400 G entwickelt sich die PCS kontinuierlich weiter und unterstützt fortschrittliche Kodierungsverfahren sowie Mehrkanal-Designs.

Für Systemintegratoren, Rechenzentrumsingenieure und OEMs hilft das Verständnis der PCS dabei, die richtige Auswahl von Transceivern, PHY-Komponenten und Netzwerkgeräten sicherzustellen – was letztendlich die Link-Leistung, Interoperabilität und Gesamtzuverlässigkeit des Netzwerks verbessert.